「Clock In」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

To provide an electronically controlled mechanical clock, easy to handle, improving in yield, and capable of increasing in electromotive force and easily detecting a rotational frequency.例文帳に追加

容易に取扱えて歩留りも向上でき、かつ起電圧を高くでき、回転数の検出も簡単に行えるようにした電子制御式機械時計を提供すること。 - 特許庁

To provide an alarm clock capable of setting and stopping alarm, discriminating individuals even in the case of being used in common by a plurality of users, taking no time and preventing a setting error or the like.例文帳に追加

複数の使用で共有する場合でも個人を判別してアラームセットと停止を行え、手間がかからず、セットミス等を防止できる目覚まし時計を提供する。 - 特許庁

To prevent the occurrence of an initializing process by a clock synchronization in a terminal device of a history management system, and to leave a history of an event occurring in the terminal device.例文帳に追加

履歴管理システムにおいて端末装置における時計同期による初期化処理の発生を防ぐとともに、端末装置で発生したイベントの履歴を正しく残す。 - 特許庁

To provide a satellite clock synchronizing system in which GPS information can be efficiently distributed to base station devices by a private radio exchange system and clocks can be synchronized in the base station devices.例文帳に追加

私設無線交換システムで各基地局装置に効率的にＧＰＳ情報を分配して各基地局装置でクロック同期できる衛星クロック同期システムを提供する。 - 特許庁

To prevent unauthorized use of an application with expiration date by an operation of a built-in clock in an information processor capable of executing a plurality of applications.例文帳に追加

複数のアプリケーションを実行することができる情報処理装置において、有効期限付きアプリケーションの、内蔵時計操作による不正使用を防止すること。 - 特許庁

Boosting circuits units 10 to 40 are activated by supplying clock signals CLK from OSC 21 to the boosting circuit units 10 to 40 connected in four steps in series.例文帳に追加

４段直列接続された昇圧回路単位１０〜４０に、ＯＳＣ２１からクロック信号ＣＬＫを供給することによって、昇圧回路単位１０〜４０を活性化する。 - 特許庁

In this invention, a plurality of the A/D converters 5, 6 conduct A/D conversion in a different timing by a time dividing a period of the clock signal CK11 by (number of the A/D converters).例文帳に追加

本発明によれば、複数のＡ／Ｄ変換器は、クロック信号の周期を〔Ａ／Ｄ変換器の個数〕で割った時間だけ異なるタイミングでＡ／Ｄ変換を行う。 - 特許庁

To provide a substrate mounting type antenna for improving the receiving sensitivity in a packaged substrate product being built in an electronic apparatus, and to provide a radio wave clock module and its using method.例文帳に追加

電子機器に組み込まれるための実装基板製品で、より受信感度を良好にする基板実装型アンテナ、電波時計モジュール及びその使用方法を提供する。 - 特許庁

To provide a semiconductor memory which can take in and generate internal write-in data reliably even if the flight time of a data bus is made equal to the cycle time of a clock signal.例文帳に追加

データバスのフライトタイムがクロック信号のサイクルタイムと同程度となっても確実に、内部書込データを取込み生成することのできる半導体記憶装置を提供する。 - 特許庁

In the small-sized power generation equipment 20 used in a pointer-type electronic clock 1, the stator 22 has inner notches 225A and 226A formed for adjusting the cogging torque of the rotor 21.例文帳に追加

指針式電子時計１に用いた小型発電装置２０において、ステータ２２には、ロータ２１のコギングトルクを調整するための内ノッチ２２５Ａ、２２６Ａが形成されている。 - 特許庁

Accordingly, since the time in which a protocol controller 9 operates (NORMAL mode) in a high speed clock can be shortened, the current consumption can be reduced.例文帳に追加

従ってプロトコルコントローラ９が高速クロックで動作（ＮＯＲＭＡＬモード）する時間を短縮することができるため消費電流を低減することができるという効果がある。 - 特許庁

To display an image normally in an image display part by synchronizing output clocks outputted from respective processors for image processing, with one another in clock units.例文帳に追加

各画像処理用プロセッサから出力される出力クロック間の同期をクロック単位でとることにより、画像表示部において正常に画像を表示することができる。 - 特許庁

To provide a delay locked loop and a method of locking clock delay in the delay locked loop in which a phase can be locked rapidly without increasing a layout size.例文帳に追加

レイアウトの大きさを増大させず、速やかに位相を固定させることができる遅延固定ループ及び遅延固定ループにおけるクロック遅延固定方法を提供すること。 - 特許庁

To provide an automatic correcting clock capable of preventing a large indication gap of a hand and lowering of receiving sensitivity in receiving a standard radio wave in the dark state.例文帳に追加

暗状態で標準電波を受信する際に、大幅な指針の表示ずれを起こすことなく、かつ受信感度が低下しない自動修正時計を提供する。 - 特許庁

To stabilize the performance by a secure control of variation in the ground connection and supply voltage following clock synchronizing performance of a DAS part in each of two or more detector blocks.例文帳に追加

複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

The ultrasonic time management part 36 corrects a built-in clock of itself to the returned reference time, and records reference time synchronized with the endoscopic image in the ultrasonic image.例文帳に追加

超音波時刻管理部３６は、返信された基準時刻に自身の内蔵時計を修正して、超音波画像には内視鏡画像と同期された基準時刻を記録する。 - 特許庁

In the recording device of this camera, time information is recorded in a film by a recording part 5, and the time information is outputted to a control part 1 from a clock circuit 3.例文帳に追加

このカメラの記録装置では、時間に関する情報が記録部５によってフィルムに記録され、時間に関する情報が時計回路３から制御部１に出力される。 - 特許庁

To attain lower noise, suppression of temperature rise and power saving in power-on of an ASIC using a clock gating-synchronous reset type synchronous FF or in standby of the ASIC using a reset terminal.例文帳に追加

クロックゲーテイングの同期リセット型同期FFを用いたＡＳＩＣのパワーオン時や、ASICのリセット端子を用いたスタンバイ時のローノイズ化、低昇温化、省電力に関する。 - 特許庁

To provide an inductance element and a method for manufacturing the inductance element in which the inductance element supports reduced thickness, reduced size, and reduced length in, for example, a data carrier component or an atomic clock.例文帳に追加

例えば、データキャリア部品や電波時計等の薄型化、小型化、短尺化等に対応させることが可能なインダクタンス素子とその製造方法を提供する。 - 特許庁

In a radio system including the radio controller and first and second radio apparatuses connected in series, the radio controller and the first radio apparatus are provided with clock generation parts, respectively.例文帳に追加

直列に接続された無線制御装置及び第１、第２無線装置を備えた無線システムにおいて、無線制御装置及び第１無線装置は、クロック生成部を備える。 - 特許庁

To easily perform restoration from reset when there is a failure in a clock of a radio apparatus in a communication system including a radio controller and a plurality of the radio apparatuses.例文帳に追加

無線制御装置と複数の無線装置とを含む通信システムにおいて、無線装置のクロックに不具合がある場合にリセットからの復旧を容易に行なうこと。 - 特許庁

A unit shift register SR_1 in the first stage is configured to activate an output signal G in response to the activation of the clock signals CLK2 and CLK3 together.例文帳に追加

第１段目の単位シフトレジスタＳＲ_1は、クロック信号ＣＬＫ２，ＣＬＫ３が共に活性化したのに応じて出力信号Ｇを活性化させるように構成されている。 - 特許庁

A DAC 96 generates a ramp voltage that is varied stepwise in synchronization with clock in the fine conversion stage to provide such a voltage to an opposite electrode of the first capacitive element.例文帳に追加

ＤＡＣ９６は、Ｆｉｎｅ変換ステージにおいて、クロックに同期して階段状に変化するランプ電圧を生成して、第１の容量素子の対極に供給する。 - 特許庁

The control circuit 108 reads out and updates the information D stored in the internal storage circuit from the memory 114 in an update cycle based on the monitoring clock LF0.例文帳に追加

制御回路１０８は、内部記憶回路に格納された情報Ｄを監視用クロックＬＦ０に基づいた更新周期でメモリ１１４から読み出して更新する。 - 特許庁

The image data file stored in an image memory 56 being an internal memory includes photographing date and time information decided on the basis of the date and time information in the clock section 46.例文帳に追加

内部メモリである画像メモリ５６記憶された画像データファイルには、時計部４６内の日時情報に基づいて決定された撮影日時情報が含まれる。 - 特許庁

To suppress jitter in a highly precise variable clock signal by removing spurious occurring in the vicinity of a carrier even when setting of a high resolution cycle is performed.例文帳に追加

高分解能周期設定を行う場合でも、キャリアの近傍に発生したスプリアスを除去可能にして、高精度可変クロック信号の低ジッタ化を実現する。 - 特許庁

In the electronic clock, rate pulses are outputted from a data transmission means in a rate measurement mode, and a rate measurement signal is transmitted from a motor coil (S5A: data transmission process).例文帳に追加

電子時計は、歩度測定モードにおいて、データ送信手段から歩度パルスが出力され、モータコイルから歩度測定信号が送信される（Ｓ５Ａ：データ送信工程）。 - 特許庁

A memory read signal in the CNT2 is activated at timing earlier than that of a memory read signal in the CNT1 so that the fetching and decoding of an instruction are completed within one clock cycle.例文帳に追加

ＣＮＴ２のメモリリード信号がＣＮＴ１のメモリリード信号よりも早いタイミングでアクティブになるようにし、１クロックサイクル内で命令のフェッチ、デコードを完了させる。 - 特許庁

In an electronic apparatus having a plurality of sources, the clock rate of a serial communication is set variable in frequency so as not to interfere with the frequency of the source operating at present.例文帳に追加

複数のソースを有する電子機器において、シリアル通信のクロックレートを現在作動しているソースの周波数と干渉しない周波数とするように可変とした。 - 特許庁

In a first-stage circuit ST1, an operational amplifier 1, a sub A-D converter 7, a D-A converter 8 and an operational amplifier 2 operate in response to a clock signal CLK1.例文帳に追加

１段目の回路ＳＴ１内の演算増幅器１、サブＡ／Ｄコンバータ７、Ｄ／Ａコンバータ８および演算増幅器２は、クロック信号ＣＬＫ１に応答して動作する。 - 特許庁

In the disk recording or reproducing device, a pickup 2 for radiating a beam 6 is installed oppositely to a disk 7 having a clock mark 72 formed to detect a rotational speed in a land 70.例文帳に追加

ディスク記録又は再生装置は、ランド70内に、回転速度検出用のクロックマーク72を形成したディスク7に対して、ビーム6を照射するピックアップ2を対向させている。 - 特許庁

In such a way the address signal Ai read from synchronized part 10 by synchronizing with clock signal CK is retained in FF 24 and 25 according to the timing of address entrapment permission signal EN.例文帳に追加

これにより、シンクロナイズ部１０でクロック信号ＣＫに同期して読み取られたアドレス信号Ａｉが、アドレス取込信号ＥＮのタイミングに従ってＦＦ２４，２５に保持される。 - 特許庁

An MUXSCANFF (max scan flip-flop) circuit 103 as a selection circuit is set in a scan mode for inspection and an inspection signal is inputted in scan input and/or clock input.例文帳に追加

選択回路としてのＭＵＸＳＣＡＮＦＦ回路１０３を検査用のスキャン・モードに設定し、スキャン入力及び／もしくはクロック入力に検査信号を入力する。 - 特許庁

To provide an electronic control system reduced in mounting area and low in cost capable of detecting the stop of a clock to a signal processing semiconductor device without requiring an external monitoring device.例文帳に追加

外部監視デバイスが不要で、信号処理用半導体装置へのクロックの停止を検出でき、実装面積が小さく、コストが低い電子制御システムを提供する。 - 特許庁

To provide a semiconductor memory for continuously outputting data in synchronization with a clock, without interruption of effective data by first address boundary, in burst read-out operation.例文帳に追加

バースト読み出し動作において、最初のアドレス境界により有効なデータを途切れることなくクロックに同期して連続したデータを出力する半導体メモリを提供する。 - 特許庁

The latching unit pre-charges a first and a second node in response to a clock signal and controls the voltage levels of the first and the second node in response to a detection result obtained from the sensing unit.例文帳に追加

ラッチ部は、クロック信号に応答して第１及び第２ノードをプリチャージし、センシング部の検知結果に応答して第１及び第２ノードの電圧レベルを制御する。 - 特許庁

When a clock signal CK is 'H' and an input pulse signal in (a 1st control signal) is 'H', n type transistors M15, 16 are turned on and an output node/OUT becomes the ground level.例文帳に追加

クロック信号ckが“Ｈ”であり、入力パルス信号in(第１制御信号))が“Ｈ”の場合には、ｎ型トランジスタＭ15,Ｍ16がオンして出力ノード/OUTはGNDレベルになる。 - 特許庁

When the scan-inserted circuits SCB and SCC are set to be in a scan mode, a scan flip-flop circuit SFF is stored with the output data Y1 and Y2 in synchronization with the clock signal.例文帳に追加

スキャン挿入済回路ＳＣＢ，ＳＣＣがスキャンモードに設定されると、スキャンフリップフロップ回路ＳＦＦは、クロック信号に同期して、出力データＹ１，Ｙ２を格納する。 - 特許庁

A read-out driver circuit 1092 gives a compared result of data successively read out to the latch circuit 1073b in accordance with a read-clock signal RCLK, in a test operation mode.例文帳に追加

読出ドライバ回路１０９２では、テスト動作モードにおいては、順次読出されるデータの比較結果をリードクロック信号ＲＣＬＫに応じて、ラッチ回路１０７３ｂに与える。 - 特許庁

To provide an optical disk device in which wasteful power consumption is suppressed by setting an optimum clock frequency to a decoder in response to the mode of disk rotational speed.例文帳に追加

デイスク回転速度のモードに応じて、デコーダに最適なクロック周波数を設定させることにより、無駄な電力消費を抑えた光ディスク装置を提供する。 - 特許庁

The reference clock signal P input in a delay circuit 33 is reset to an off-state in synchronization with the rise of the next signal G1 after executing delay processing.例文帳に追加

一方、遅延回路３３に入力された基準クロック信号Ｐは、そこで遅延処理された後に、次の信号Ｇ１の立ち上がりに同期してオフ状態にリセットされる。 - 特許庁

To solve the problem that it is required to insert a clock delay circuit and adjust a timing so as to optimize a sampling timing in an A/D converter in the case of a pulse detection system.例文帳に追加

パルス検出方式の場合、Ａ／Ｄコンバータでのサンプリングタイミングを最適化するために、クロックディレイ回路を挿入してタイミング調整することが必要である。 - 特許庁

The clock slave legacy IP converters 12-2 to 16-6 stores received IP packets in receiving buffers by the channels, and reads out and transmits all the channels as multiframe data in synchronism.例文帳に追加

クロックスレーブレガシーＩＰ変換器１２−２〜６は、受信したＩＰパケットをチャネル毎の受信バッファに蓄積し、全チャネルを読み出しマルチフレームデータとして同期送信。 - 特許庁

Thus, propagation in the change in the lightness of the pocked-up image caused by the switching of the frequency of the clock signal AS21 over a plurality of frames can be prevented.例文帳に追加

そのため、クロック信号Ｓ２１の周波数の切り換わりによって発生する撮像画像の明るさの変化が、複数フレームまで伝播することを防ぐことができる。 - 特許庁

Also, in a snooze state (low power consumption state), refresh-operation is started in accordance with the generation of the refresh-timing signal RFTM independently of existence of the clock signal CLK.例文帳に追加

また、スヌーズ状態（低消費電力状態）では、クロック信号ＣＬＫの有無に拘わらず、リフレッシュタイミング信号ＲＦＴＭの発生に応じてリフレッシュ動作を開始する。 - 特許庁