「Epitaxial junction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

EPITAXIAL WAFER FOR HETERO-JUNCTION BIPOLAR TRANSISTOR AND HETERO-JUNCTION BIPOLAR TRANSISTOR MANUFACTURED BY USING IT例文帳に追加

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ - 特許庁

EPITAXIAL WAFER FOR HETERO-JUNCTION BIPOLAR TRANSISTOR AND HETERO-JUNCTION BIPOLAR TRANSISTOR USING THE SAME例文帳に追加

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びこれを用いたヘテロ接合バイポーラトランジスタ - 特許庁

The semiconductor layer in the light receiving part (region PD) has a pn junction in a junction part of the p^--type epitaxial layer 2 and the n-type silicon substrate 5a.例文帳に追加

受光部（領域ＰＤ）における半導体層は、ｐ^−型エピタキシャル層２とｎ型シリコン基板５ａとの接合部にｐｎ接合を有する。 - 特許庁

A photodiode chip 1B has a first p-n junction region, formed at an interface between a region 13 and an epitaxial layer 12, and a second p-n junction region formed at an interface between a region 17 and an epitaxial layer 12.例文帳に追加

フォトダイオードチップ１Ｂは、領域１３とエピタキシャル層１２との界面に形成される第１のｐｎ接合領域と、領域１７とエピタキシャル層１２との界面に形成される第２のｐｎ接合領域とを有する。 - 特許庁

In the junction field effect transistor 1; a p-type lower epitaxial layer 3, an n-type epitaxial layer 4, and a p-type upper epitaxial layer 5 are stacked on a semiconductor substrate 2 in this order from the side of the semiconductor substrate 2.例文帳に追加

接合型電界効果トランジスタ１では、半導体基板２上に、ｐ型下エピタキシャル層３、ｎ型エピタキシャル層４およびｐ型上エピタキシャル層５が、半導体基板２側からこの順に積層されている。 - 特許庁

A control electrode 12d is an electrode for applying to the p^--epitaxial layer 3 such a voltage that the p^--epitaxial layer 3 and the n-type epitaxial layer 4 are brought into a mutually inverse bias in the case of the OFF-operation of the lateral junction type field effect transistor.例文帳に追加

制御電極１２ｄは、オフ動作時においてｐ^-エピタキシャル層３とｎ型エピタキシャル層４とが逆バイアス状態となるような電圧をｐ^-エピタキシャル層３に印加するためのものである。 - 特許庁

The junction field-effect transistor 1 has an n^--type epitaxial layer 3 laminated on a semiconductor substrate 2.例文帳に追加

この接合型電界効果トランジスタ１では、半導体基板２上に、ｎ^−型エピタキシャル層３が積層されている。 - 特許庁

To reduce manufacturing cost by depositing an epitaxial layer included in a super junction structure in a short time.例文帳に追加

スーパージャンクション構造を構成するエピタキシャル層を短時間で成膜することで製造コストを削減する。 - 特許庁

The surface of the source electrode 70 and the surface of the N-type SiC epitaxial area 20 form shot key junction.例文帳に追加

ソース電極７０とＮ型ＳｉＣエピタキシャル領域２０の表面とは、ショットキー接合を形成する。 - 特許庁

Since the p-layer and the n-layer are formed by epitaxial growth technology, a heavily doped pn junction is formed with high accuracy.例文帳に追加

エピタキシャル結晶成長技術でｐ層、ｎ層を形成しているので高不純物濃度のｐｎ接合が精度よく形成される。 - 特許庁

An epitaxial layer 23 is formed on a semiconductor substrate 21 and this layer 23 is junction-isolated to form an insular region 25.例文帳に追加

半導体基板２１上にエピタキシャル層２３を形成し、これを接合分離して島領域２５を形成する。 - 特許庁

To provide an epitaxial wafer for a hetero-junction bipolar transistor which is capable of improving a base-collector breakdown voltage without changing a collector layer in overall thickness.例文帳に追加

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、コレクタ層の総厚さを変えずに、ベース・コレクタ耐圧を向上させる。 - 特許庁

To provide an epitaxial substrate for semiconductor device capable of realizing a semiconductor device having high reliability in reverse characteristics of Schottky junction.例文帳に追加

ショットキー接合の逆方向特性についての信頼性が高い半導体素子を実現可能な、半導体素子用のエピタキシャル基板を提供する。 - 特許庁

To provide an epitaxial wafer for an HBT (Hetero junction Bipolar Transistor) having an emitter-base interface of low density at the level of a recombination center.例文帳に追加

再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供する。 - 特許庁

In this bipolar junction transistor, an epitaxial silicon carbide passivation layer 350 of the first conductivity type is provided on at least a portion of the epitaxial silicon carbide base layer 320 outside the silicon carbide emitter mesa.例文帳に追加

本発明に係るバイポーラ接合トランジスタでは、第１の導電型のエピタキシャル炭化ケイ素保護層が、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。 - 特許庁

The impurity region IM1 is arranged beneath the back gate region BG with the epitaxial layer EP sandwiched, forms p-n junction with the epitaxial layer EP, and is the second conductivity type one.例文帳に追加

不純物領域ＩＭ１はエピタキシャル層ＥＰを挟んでバックゲート領域ＢＧの下に位置し、かつエピタキシャル層ＥＰとｐｎ接合を構成し、第２導電型である。 - 特許庁

To provide a semiconductor device containing epitaxial crystal in a source-drain region and suppressing occurrence of a junction leak due to metal silicide on the epitaxial crystal, and to provide a method of fabricating the same.例文帳に追加

ソース・ドレイン領域にエピタキシャル結晶を含み、エピタキシャル結晶上の金属シリサイドに起因する接合リークの発生を抑えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a manufacturing method of compound semiconductor epitaxial substrates for producing a compound semiconductor device with little deterioration in characteristics in the manufacturing method of the compound semiconductor epitaxial substrate having a pn junction by an epitaxial growth method including a selective growth process.例文帳に追加

選択成長工程を含むエピタキシャル成長法によるｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法であって、特性劣化の少ない化合物半導体素子を与える化合物半導体エピタキシャル基板の製造方法を提供する。 - 特許庁

In contrast, the metal silicide layer is not formed on a P+ diffusion layer 14 whose junction surface with the N-epitaxial layer 4 is a pn junction surface and which is used as a collector region.例文帳に追加

一方、Ｎ-エピタキシャル層４との接合面がｐｎ接合面となるコレクタ領域としてのＰ+拡散層１４には、金属シリサイド層は形成されていない。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

The light receiving element 1 detects light by the pn junction between a buried layer 12 and a substrate 11, and the pn junction between an epitaxial layer 13 and a diffusion layer 12.例文帳に追加

拡散層１２が面内方向において複数の領域１２ａ，１２ｂ，１２ｃ，１２ｄに分割形成され、各領域１２ａ，１２ｂ，１２ｃ，１２ｄにおいて縦方向にｐｎ接合が形成されている。 - 特許庁

To provide a novel epitaxial wafer for a hetero-junction bipolar transistor and the hetero-junction bipolar transistor that can prevent the leak of a current adjacent to an emitter layer and improve a current gain.例文帳に追加

エミッタ層近傍における電流漏れを防止して電流利得を向上させることができる新規なＨＢＴ用エピタキシャルウェハ及びＨＢＴの提供。 - 特許庁

In a method of manufacturing a compound semiconductor epitaxial substrate having a pn junction by a selective growth method, the manufacturing method of the compound semiconductor epitaxial substrate uses a source substrate with the mean value of residual strain of 1.0×10^-5 or below.例文帳に追加

ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０^-5以下である元基板を用いることを特徴とする化合物半導体エピタキシャル基板の製造方法。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

To provide a method of manufacturing a super junction MOS semiconductor device by which leakage current is reduced by preventing occurrence of crystal defects caused by a mask oxide film during epitaxial growth to a trench, and the variance of breakdown voltage distribution is decreased by enhancing the polishing precision of an over epitaxial layer on an SJ structure.例文帳に追加

マスク酸化膜に起因する、トレンチへのエピタキシャル成長時の結晶欠陥の発生を防いで漏れ電流を小さくし、ＳＪ構造上のオーバーエピ層の研磨精度を高めて耐圧分布のバラツキを小さくすることのできる超接合ＭＯＳ型半導体装置の製造方法とすること。 - 特許庁

A channel region between an n^+ source region 6a and an n^- expansion drain region 2 is constructed from a (p) epitaxial layer 21 of uniform density to incur discontinuous density distribution in the vicinity of a pn junction between the n^- expansion drain region 2 and the (p) epitaxial layer 21.例文帳に追加

ｎ^+ソース領域６ａとｎ^-拡張ドレイン領域２との間のチャネル領域を、均一な濃度のｐエピタキシャル層２１で構成し、ｎ^-拡張ドレイン領域２とｐエピタキシャル層２１とのｐｎ接合付近に不連続な濃度分布を生じさせる。 - 特許庁

An npn-type bipolar transistor Bip1 consisting of an epitaxial layer 2, a base diffusion layer 5, a base connection layer 4 and an emitter diffusion layer 6, and a pn-junction diode D1 consisting of the epitaxial layer 2 and an anode layer 3 are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１上に、エピタキシャル層２、ベース拡散層５、ベース接続層４、エミッタ拡散層６からなるｎｐｎ型バイポーラトランジスタＢｉｐ１と、前記半導体基板１上に、前記エピタキシャル層２、アノード層３からなるｐｎ接合ダイオードＤ１とを形成する。 - 特許庁

The semiconductor device includes a second semiconductor layer, including a dopant of second polarity that is formed on the base epitaxial semiconductor layer, and a second junction formed between the base epitaxial semiconductor layer and the second semiconductor layer, with the second junction having an area, in which at least one form width is smaller than about 75 nanometers.例文帳に追加

この半導体デバイスは、ベース・エピタキシャル半導体層の上に形成された第２の極性のドーパントを含む第２の半導体層と、ベース・エピタキシャル半導体層および第２の半導体層との間に形成された第２の接合であって、少なくとも１つの横寸法が約７５ナノメートルよりも小さいエリアを持つ第２の接合を備える。 - 特許庁

To provide a bipolar junction transistor (BJT) comprising a silicon carbide (SiC) collector layer of first conductivity type an epitaxial silicon carbide base layer of second conductivity type on the silicon carbide collector layer, and an epitaxial silicon carbide emitter mesa of the first conductivity type on the epitaxial silicon carbide base layer.例文帳に追加

第１の導電型の炭化ケイ素（ＳｉＣ）コレクタ層、炭化ケイ素コレクタ層上の第２の導電型のエピタキシャル炭化ケイ素ベース層、およびエピタキシャル炭化ケイ素ベース層上の第１の導電型のエピタキシャル炭化ケイ素エミッタメサを含むバイポーラ接合トランジスタ（ＢＪＴ）を提供する。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer, when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer; and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer, and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

To provide a semiconductor epitaxial wafer for realizing improved characteristics by preventing a highly conductive part (conductive layer) from being formed in a buffer layer due to the mixture of conductive impurities in the epitaxial layer, when manufacturing an electronic device, such as a field effect transistor and a hetero junction bipolar transistor including a high electron mobility transistor, on the semiconductor epitaxial wafer.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

To provide a method of manufacturing, with high productivity, an epitaxial wafer of parallel pn junction structure in high quality, by evenly removing a rise in a silicon in forming a parallel pn junction structure for precise and efficient final polishing process of a silicon substrate surface.例文帳に追加

並列ｐｎ接合構造を形成する際に生じるシリコンの盛り上がりを均一に除去し、シリコン基板表面の最終研磨工程を高精度かつ高効率に行い、高品質な並列ｐｎ接合構造エピタキシャルウェーハを優れた生産性で製造する方法を提供することを目的とする。 - 特許庁

This varactor diode does not have a junction formed of the p^+ diffusion layer which is hard to vary in capacity and has high resistance and the n type epitaxial layer 20, so the capacity variation rate of the p-n junction is improved and the diode is driven with the low voltage, so that the capacity variation of the p-n junction can follow up a high-frequency voltage.例文帳に追加

本発明の可変容量ダイオードでは、容量が変化しにくく高抵抗であるｐ^+拡散層４０とｎ型エピタキシャル層２０との接合が形成されないので、ｐｎ接合の容量変化率が向上して低電圧で駆動されるようになり、ｐｎ接合の容量変化が高周波の電圧に追従できるようになる。 - 特許庁

In this manner, an impurity profile of the p-n junction becomes abrupt, and further, an impurity concentration of a junction region forming the p-n junction with the gate region GR in the channel-formed region is higher than those of a center region in the channel-formed region and of an epitaxial layer EPI.例文帳に追加

これにより、ｐｎ接合の不純物プロファイルを急峻にするとともに、チャネル形成領域のうち、ゲート領域ＧＲとｐｎ接合を形成する接合領域の不純物濃度が、チャネル形成領域の中央領域の不純物濃度およびエピタキシャル層ＥＰＩの不純物濃度よりも高くする。 - 特許庁

Groove parts 17 surrounding the p^++ type semiconductor regions 12 and deeper than the zener junction by the n^+ type epitaxial layer 8 and the p^++ type semiconductor region 12 are formed.例文帳に追加

また、平面でｐ^＋＋型半導体領域１２を取り囲み、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２とによるツェナー接合よりも深い溝部１７を形成する。 - 特許庁

To bury trenches formed in a semiconductor layer in manufacturing a semiconductor element having a repetitive p-n junction structure with epitaxial layers having no void nor crystal defect, but having uniform impurity concentration profiles in the depthwise direction.例文帳に追加

繰り返しｐｎ接合構造を有する半導体素子を製造する際に、半導体層に形成したトレンチを、空隙や結晶欠陥がなく、深さ方向に均一な不純物濃度プロファイルを有するエピタキシャル層で埋めること。 - 特許庁

To make it possible to form an n-type region of a thyristor RAM formed by a PNPN junction by means of an epitaxial growth film in which phosphorus (P) is doped.例文帳に追加

ＰＮＰＮ接合で形成されるサイリスタＲＡＭのｎ型領域をリン（Ｐ）がドープされたエピタキシャル成長膜で形成することを可能にする。 - 特許庁

On the surface 1A, an N-type semiconductor layer 2 and P-type semiconductor layer 3 are sequentially epitaxial-grown, with a PN junction surface 5 which contributes light emission formed at the interface.例文帳に追加

この表面１Ａ上に、Ｎ型半導体層２およびＰ型半導体層３が順にエピタキシャル成長させられていて、これらの界面に、発光に寄与するＰＮ接合面５が形成されている。 - 特許庁

The cooling speed is increased further from a time td' to a time te', the temperature in the quartz cassette 5 is decreased to 620°C, and an epitaxial growth layer of PN junction wherein impurities of Si are eliminated is formed.例文帳に追加

時刻ｔｄ’から時刻ｔｅ’までは更に冷却速度を速めて石英カセット５内の温度を６２０℃に低下させ、Ｓｉの不純物を除去したＰＮ接合のエピタキシャル成長層を形成する。 - 特許庁

By lowering the temperature of the solution 4 for epitaxial growth, a PN junction composed of an N type layer 11 and a P type layer 12 is formed on the principal surface of the semiconductor wafer 1 (c).例文帳に追加

（ｃ）エピタキシャル成長用溶液４の温度を下げることにより、半導体基板１の主表面上にＮ型層１１とＰ形層１２とからなるＰＮ接合を形成する。 - 特許庁

To obtain a Schottky barrier diode and its manufacturing method whereby a metal layer and a low-resistance epitaxial layer form a Schottky junction, thereby improving the backward current characteristic, without degrading the forward voltage characteristic.例文帳に追加

金属層と低抵抗エピタキシャル層とでショットキ接合を形成することにより、順方向電圧特性を低下させることなく、逆方向電流特性を向上させたショットキバリアダイオード及びその製造方法を提供する。 - 特許庁

To provide a liquid phase epitaxial growth method by which the formation of a so called lightning type inversion layer is hindered and an excellent PN junction is formed, and a semiconductor device.例文帳に追加

いわゆるイナズマ型反転層の形成を阻止でき、良好なＰＮ接合を形成することができる液相エピタキシャル成長方法および半導体装置を提供する。 - 特許庁

As a result, a pn junction is formed at the interface between the p-type epitaxial layer PEpi2 and the n-type silicon substrate NSub so as to form a capacitor C1.例文帳に追加

これにより、Ｐ型エピタキシャル層ＰＥｐｉ２とＮ型シリコン基板ＮＳｕｂとの界面にｐｎ接合が形成され、キャパシタＣ１が形成される。 - 特許庁

Therefore, there are no parasitic junction FETs in an epitaxial layer 33 set to be the drain region of a lower region in a P- type diffusion region 44.例文帳に追加

そのことで、Ｐ−型の拡散領域４４下部領域のドレイン領域となるエピタキシャル層３３には、寄生ジャンクションＦＥＴが無くなる。 - 特許庁