「FLOATING GATE」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

To provide a method for manufacturing flash memory devices that prevents a polysilicon layer from being oxidated on the interface of the polysilicon layer and dielectric film in the dielectric film formation process and the subsequent process, by forming a floating-gate polysilicon layer in a laminated structure of doped and undorped polysilicon layers.例文帳に追加

フローティングゲート用ポリシリコン層をドーフトポリシリコン層とアンドーフトポリシリコン層の積層構造で形成することにより、誘電体膜を形成する過程又は他の後続工程でポリシリコン層と誘電体膜の界面でポリシリコン層が酸化することを防止することができるフラッシュメモリ素子の製造方法を提供する。 - 特許庁

Thus, a capacity coupling efficiency of the floating gate is improved by applying a programming voltage to the control active region and erase active region to ground the reading active region, or by applying the programming voltage to the control active region and reading active region to ground the erase active region.例文帳に追加

これにより、制御活性領域及び消去活性領域にプログラミング電圧を印加し、読み取り活性領域を接地するか、または制御活性領域及び読み取り活性領域にプログラミング電圧を印加し、消去活性領域を接地して、浮遊ゲートの容量結合効率を向上させる。 - 特許庁

To enable threshold voltage of an erase cell to be verified stably in a NAND flash memory element, where the quantity of electrons filled in a floating gate does not change, the basic threshold voltage of the erase cell will therefore not change and the threshold voltage of the cell is made to increase only in the operating mode.例文帳に追加

ＮＡＮＤフラッシュメモリ素子において、フローティングゲートに充填された電子の量が変化することなく、したがって、消去セルの基本しきい値電圧が変化することなく、動作モードでのみセルのしきい値電圧を増加させて安定して消去セルのしきい値電圧を検証できるようにする。 - 特許庁

The semiconductor image pickup element includes: a first conductivity-type semiconductor region 21 formed on a semiconductor substrate 30; a transfer gate 23 formed on the semiconductor substrate 30; a photodiode region 34 formed on the first conductivity-type semiconductor region 21; and a second conductivity-type floating diffusion region 31.例文帳に追加

半導体基体３０に形成された第１導電型の半導体領域２１と、半導体基体３０上に形成された転送ゲート２３と、第１導電型の半導体領域２１に形成されたフォトダイオード領域３４、及び、第２導電型のフローティングディフュージョン領域３１とを備える半導体撮像素子を構成する。 - 特許庁

A pixel of the CMOS image sensor includes a first conductive substrate, a second conductive photo diode region formed on the first conductive substrate, a transfer gate formed on the first conductive substrate, a floating diffusion layer formed between the second conductive photo diode region and the transfer gate on the first conductive substrate, a dielectric film laminated on the second conductive photo diode region and a capacitor electrode.例文帳に追加

ＣＭＯＳイメージセンサーのピクセルは、第１導電性の基板と、前記第１導電性の基板上に形成された第２導電性のフォトダイオード領域と、前記第１導電性の基板上に形成されたトランスファーゲートと、前記第１導電性の基板上の前記第２導電性のフォトダイオード領域と前記トランスファーゲートとの間に形成された浮遊拡散層と、前記第２導電性のフォトダイオード領域上に積層された誘電膜及びキャパシター電極を含む。 - 特許庁

The manufacturing method of the flash memory retains the environmental atmosphere of the semiconductor substrate before forming the quantum dot clean by an organic gaseous substance removing means, in the manufacturing method of the flash memory which forms an insulating film on the semiconductor substrate and forms the quantum dot on the insulating film as the floating gate.例文帳に追加

本発明のフラッシュメモリの製造方法は、半導体基板上に絶縁膜を形成し、前記絶縁膜上に量子ドットをフローティングゲートとして形成するフラッシュメモリの製造方法において、前記量子ドット形成前までの前記半導体基板の環境雰囲気を、有機ガス状物質除去手段にて清浄に保つことを特徴とする。 - 特許庁

To provide a TFT structure which has a floating gate used to accumulate pixel signal charges and eliminates a leak current when a TFT is off, and to provide an electrooptical device and an electronic apparatus that can improve image characteristics such as a contrast and reduce power consumption by using such a TFT element.例文帳に追加

フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供し、また、このようなＴＦＴ素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能な電気光学装置及び電子機器を提供する。 - 特許庁

After a control section 32 writes data in a memory cell 31 of a non-volatile memory with the rated voltage output of a charge pump circuit 26, the section 32 switches a selector 27, applies the prescribed stress voltage Vcc being lower than the rating voltage to an oxide film O1 between a floating gate FG1 and a drain D1 of the cell and accelerates disappearance of data.例文帳に追加

制御部３２は、不揮発性メモリのメモリセル３１に対しチャージポンプ回路２６の定格電圧出力でデータを書き込んだ後、セレクタ２７を切り換えて該当セルのフローティングゲートＦＧ１とドレインＤ１間の酸化膜Ｏ１に定格電圧より低い所定のストレス電圧Ｖｃｃを印加してデータの消失を加速させる。 - 特許庁

When the node α is in the floating state, a capacitive coupling between the gate and the source of the TFT 203 by the capacity 205 is used to make a potential of the node α higher than VDD, so that an output signal having an amplitude between VDD and GND can be normally obtained without amplitude attenuation due to a threshold of the TFT.例文帳に追加

ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることなく、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 - 特許庁

When a threshold voltage of a memory cell is shifted by detrap of a trap charge trapped by a tunnel insulating film below a floating gate due to degradation of the tunnel insulating film, an amount of a reference current used during verifying or readout is adjusted so that its threshold voltage shift is compensated, and the verifying voltage level or the readout voltage level is adjusted equivalently.例文帳に追加

トンネル絶縁膜の劣化によりフローティングゲート下のトンネル絶縁膜にトラップされたトラップ電荷がデトラップして、メモリセルのしきい値電圧がシフトする際、そのしきい値電圧シフトを補償するように、ベリファイ時または読出時に用いられるリファレンス電流量を調整して、ベリファイ電圧レベルまたは読出電圧レベルを等価的に調整する。 - 特許庁

In manufacture, an unwanted portion on the STI film in the second polycrystalline silicon film for formation of the floating gate electrode and the unwanted portion on the source formation region are removed separately by the first mask covering the whole surface of the stripe-form active region and the second mask covering the whole surface of the drain formation region in place of being removed in one process.例文帳に追加

製造時には、フローティングゲート電極形成用の第２の多結晶シリコン膜におけるＳＴＩ膜上の不要部分及びソース形成領域上の不要部分を一度の工程で除去する代わりに、ストライプ形状の活性領域の全面を覆う第１のマスクと、ドレイン形成領域の全面を覆う第２のマスクとにより別々に除去する。 - 特許庁

To provide a manufacturing method of a flash memory which is reduced in the amount of an organic gaseous substance in an environmental atmosphere and capable of manufacturing a quantum dot having a size and/or density within an optimum range, in the manufacturing method the a flash memory which forms the quantum dot on the insulating film of a semiconductor substrate as a floating gate.例文帳に追加

本発明は、半導体基板の絶縁膜上に、フローティングゲートとして量子ドットを形成するフラッシュメモリの製造方法において、環境雰囲気中の有機ガス状物質を低減し、適正範囲内のサイズ及び／又は密度の量子ドットの製造が可能となるフラッシュメモリの製造方法を提供することを目的とする。 - 特許庁

A mapping function of a one dimensional discrete-time dynamical system is synthesized by the nonlinear resistance circuit using floating gate MSFETS, as a relation between its terminal voltage and terminal current, and the terminal current value is successively fed back to the terminal voltage by a sampling and holding circuit for realizing a time delay, and thus discrete-time one dimensional mapping is realized.例文帳に追加

フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値を時間遅れを実現するサンプルアンドホールド回路により、端子電圧へと逐次帰還することにより、離散時間一次元写像を実現する。 - 特許庁

The MOS transistor 10 includes the channel body 18, which is formed on the semiconductor layer 13 of an SOI substrate, where an insulation film 12 and the semiconductor layer 13 are laminated, in this order starting from the side of the semiconductor substrate 11, and is electrically floating in an immediately lower part of a gate electrode 15 in the semiconductor layer 13.例文帳に追加

ＭＯＳトランジスタ１０は、半導体基板１１上に絶縁膜１２および半導体層１３を半導体基板１１側からこの順に積層してなるＳＯＩ基板の半導体層１３に形成されており、半導体層１３のうちゲート電極１５直下の部位に、電気的に浮遊したチャネルボディ１８を有している。 - 特許庁

An insulating film 15 is formed on the photoelectric converter 21; and a silicide layer 16 is formed in an area excluding on the boundary between the insulating film 15 and the element isolation area 14, and between the floating diffused layer 22 and at least the element isolation area 14; as well as in an area including on a source area, a drain area, and a gate electrode of the MOS transistor.例文帳に追加

光電変換部２１の上には、絶縁膜１５が形成され、絶縁膜１５及び素子分離領域１４並びに浮遊拡散層２２の少なくとも素子分離領域１４との境界部分の上を除き且つＭＯＳトランジスタのソース領域、ドレイン領域及びゲート電極の上を含む領域にはシリサイド層１６が形成されている。 - 特許庁

The floating gates FG1 and FG2 are provided with planar sides that are opposed to the sides 13a and 13b of the projected part 13 through the insulating films 16a and 16b and opposed to the control gate CG through the insulating films 18a and 18b, and a planar bottom opposed to the diffusion regions 14a and 14b through the insulating films 16a and 16b.例文帳に追加

フローティングゲートＦＧ１，ＦＧ２は、凸部１３の側面１３ａ，１３ｂに絶縁膜１６ａ，１６ｂを介して対向し、コントロールゲートＣＧに絶縁膜１８ａ，１８ｂを介して対向する平面状の側面と、拡散領域１４ａ，１４ｂに絶縁膜１６ａ，１６ｂを介して対向する平面状の底面とを備える。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

To provide compositions for abrasion which is applicable to the process of forming a floating gate in a flash memory, and suitable for a CMP process in which a protrusion on a polysilicon film is flattened and polishing is stopped before exposing a ground.例文帳に追加

フラッシュメモリーにおけるフローティングゲート形成工程などに適用可能な、ポリシリコン膜の凸部を研磨して平坦化し、下地を露出する前に研磨を停止するＣＭＰ工程に適した、研磨用組成物を提供するものであり、これにより、優れた平坦性と残膜厚制御性が得られるため、半導体素子の歩留まり、信頼性の向上が可能となる。 - 特許庁

To provide a method which can form semiconductor dots as desired, while making a semiconductor film polycrystalline without spoiling the planarity of the top surface of a polycrystalline silicon layer and a tunnel oxide film and can easily manufacture a memory element, having a fine particle floating gate easily at a low cost, even when the substrate is made of glass or plastic.例文帳に追加

結晶化シリコン層の表面の平坦性やトンネル酸化膜を損なうことなく、半導体膜を所望のように多結晶化する一方で、所望のように、半導体ドットを形成することができ、基板がガラスあるいはプラスチックで形成されている場合にも、容易に、かつ、低コストで、微粒子フローティングゲートを有するメモリ素子を製造することができるメモリ素子の製造方法を提供する。 - 特許庁

The solid state imaging device includes a floating diffusion portion (FD portion) 114 to accumulate signal charges, and an output circuit 140 to output a signal corresponding to the signal charges of the FD portion, wherein a part of a gate electrode 124a of a first stage transistor 124 constituting the output circuit 140 is arranged so as to contact an impurity diffusion region 117 constituting the FD portion 114.例文帳に追加

固体撮像素子において、信号電荷を蓄積するフローティングディフージョン部（ＦＤ部）１１４と、該ＦＤ部の蓄積電荷に応じた信号を出力する出力回路１４０とを備え、該出力回路１４０を構成する初段トランジスタ１２４のゲート電極１２４ａを、その一部が、該ＦＤ部１１４を構成する不純物拡散領域１１７に接触するように配置した。 - 特許庁

The semiconductor storage device provided with memory cells for storing the data in accordance with whether electric charges such as an electron are accumulated or not in a floating gate FG, has a feature that the data desirable to be restored are stored by making these memory cells to a first memory cell Q2 having a first charge exchange capability and a second memory cell Q3 having a second charge exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

A method comprises the steps of forming a gate oxide film and an amorphous silicon layer on a semiconductor substrate, changing an amorphous silicon layer into a first polysilicon layer with large grain by carrying out an SPG process, forming a nitride film on a first polysilicon layer, and forming a second polysilicon layer for floating gates by carrying out an element segregation process and a nitride film elimination process.例文帳に追加

半導体基板上にゲート酸化膜及び非晶質シリコン層を形成する段階と、ＳＰＧ工程を行って非晶質シリコン層をグレインの大きい第１ポリシリコン層にする段階と、第１ポリシリコン層上に窒化膜を形成する段階と、素子隔離工程及び窒化膜除去工程を行い、フローティングゲート用第２ポリシリコン層を形成する段階とを含む。 - 特許庁

In an output buffer circuit provided with a tolerant circuit the tolerant circuit is connected between an output PMOS transistor (TR) for an output buffer cell and a signal output node PI to be applied to the PMOS TR 52, a pull-up resistor 60 is connected to the gate of the PMOS TR 52 and the PMOS TR 52 is turned off at the time of terminal floating.例文帳に追加

トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタ５２とこの出力用ＰＭＯＳトランジスタに与える信号出力ノードＰＩとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタ５２のゲートにプルアップ抵抗６０を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタ５２をオフする。 - 特許庁

Therefore, since a gate and a cathode need to be short-circuited to reduce the current between an anode and a cathode to a retention current or lower for turning off a normal thyristor, the cathode to be grounded is set to be the photothyristor 17 for use in a floating state, thus increasing the degree of freedom in circuit design and the application range of control output.例文帳に追加

したがって、通常のサイリスタではＯＦＦさせるのにアノード−カソード間の電流を保持電流以下にするためにゲート−カソード間を短絡する必要があることから接地されるカソードを、前記フォトサイリスタ１７とすることでフローティング状態で使用することができ、これによって回路設計の自由度および制御出力の適用範囲を拡大することができる。 - 特許庁

This semiconductor memory device is provided with memory cells 10, a control work line selecting/driving circuit 205, a well driving circuit 207, a source lines selecting/driving circuit 206, a pulse generating circuit 301 outputting a pulse signal S1 when electrons are injected to a floating gate 101 in the memory cells 10, a delay circuit 302, a delay circuit 303, and a delay circuit 304.例文帳に追加

本発明の半導体記憶装置は、メモリセル１０とコントロールワード線選択・駆動回路２０５と、ウエル駆動回路２０７とソース線選択・駆動回路２０６と、メモリセル１０におけるフローティングゲート１０１に電子を注入する際にパルス信号Ｓ１を出力するパルス発生回路３０１と、遅延回路３０２と、遅延回路３０３と、遅延回路３０４とを備える。 - 特許庁

In this semiconductor memory device having a memory cell for storing data by accumulating electric charges such as electrons and the like in a floating gate FG or by not accumulating, data desired to restore is stored by making the memory cell a first memory cell Q2 having a first charges exchange capability and a second memory cell Q3 having a second charges exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

A chemical mechanical polishing step of a trench element separating film 29 is performed by a slurry having a high polishing selection ratio to an oxide film 23 rather than to a nitride film 25, a self-alignment floating gate is formed by a slurry having a high polishing selection ratio to a polycrystal silicon rather than to the oxide film, so that the flash memory cell is manufactured.例文帳に追加

窒化膜２５より酸化膜２３に対して高い研磨選択比を有するスラリーでトレンチ素子分離膜２９の化学的な機械的な研磨（Ｃｈｅｍｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程をおこない、酸化膜より多結晶シリコンに対して高い研磨選択比を有するスラリーで自己整列フローティングゲートを形成してフラッシュメモリ素子を製造することを特徴とする。 - 特許庁

To provide an EPROM device which can improve datagram retention property in a single poly OTP (one time programmable) cell, and prevent leak of electron charged at a floating gate, and provide a semiconductor device which can secure the datagram retention property in the single poly OPT cell, and HCI and insulating properties in a transistor constituting a main chip in other regions except OTP cell region simultaneously, and its manufacturing method.例文帳に追加

シングルポリＯＴＰセルにおけるデータリテンション特性を向上させ、フローティングゲートに荷電された電子の漏れを防止できるＥＰＲＯＭ素子と、シングルポリＯＴＰセルにおけるデータリテンション特性を確保すると同時に、ＯＴＰセル領域を除いた他の領域でメインチップを構成するトランジスタにおけるＨＣＩ特性及び絶縁特性を確保できる半導体素子及びその製造方法を提供する。 - 特許庁

Prior to batch erasion, first voltage is applied to control gates 18 of all memory cells in a block to be erased, second voltage having polarity being reverse of the first voltage is applied to a second well, third voltage having the same polarity as the first voltage is applied to the first well, and write-in prior to erasion is performed by injecting electrons to a floating gate 16 by Fowler-Nordheim tunnel phenomenon.例文帳に追加

一括消去に先立って、消去すべきブロック内におけるすべてのメモリセルの制御ゲート１８に第１の電圧を印加し、第２のウェルには第１の電圧と反対の極性の第２の電圧を印加し、第１のウェルには第１の電圧と同じ極性の第３の電圧を印加して、ファウラーノーデハイムトンネル現象により浮遊ゲート１６に電子を注入することで消去前書き込みを行う。 - 特許庁

In order to erase data of a memory cell array 103 in which a plurality of memory cells where data can be written and erased electrically by a floating gate are arranged, there are provided a temperature detecting circuit 110 for detecting the temperature of a chip, a voltage conversion circuit 104 for varying erasure voltage supplied to the source of the memory cell, and a voltage conversion control circuit 111 for controlling the voltage conversion circuit.例文帳に追加

浮遊ゲートにより電気的にデータの書き込み、消去のできる複数のメモリセルを配列したメモリセルアレイ１０３のデータ消去を行うにあたり、チップの温度を検知する温度検知回路１１０と、メモリセルのソースに供給する消去電圧を変化させる電圧変換回路１０４と、電圧変換回路を制御する電圧変換制御回路１１１を備えることを特徴とする。 - 特許庁

In a solid state imaging device comprising a plurality of pixel cells, each pixel cell includes a photoelectric conversion element provided in a semiconductor substrate and storing signal charges by performing photoelectric conversion of incident light, and a transistor for transferring the signal charges stored in the photoelectric conversion element to a floating junction wherein at least one transfer transistor has a gate electrode covering the photoelectric conversion element.例文帳に追加

本発明の１態様による固体撮像装置は、複数の画素セルを具備する固体撮像装置であって、各画素セルは、半導体基板中に設けられ、入射光を光電変換して信号電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された前記信号電荷をフローティングジャンクションに転送する転送トランジスタとを含み、少なくとも１個の前記転送トランジスタは、前記光電変換素子の上方を覆って設けられたゲート電極を具備する。 - 特許庁