「INTERCONNECTION」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

To provide a method for quickly forming interconnection between a conductive path, a pad, and a micro via on the surface of an insulating body for manufacturing an integrated circuit, a printed circuit, and a highly integrated multilayer module.例文帳に追加

集積回路、プリント回路および高集積密度を有する多層モジュールを製造する目的のため、絶縁体の表面上に導電路、パッドおよびマイクロビア当の相互接続を迅速に形成することを可能にする方法を提供する。 - 特許庁

To effectively solve the problem of a decline in internal supply voltage level by voltage drop in an interconnection while considering the effective use of a free space and a low power consumption of a circuit, in a large-scale semiconductor integrated circuit device.例文帳に追加

大規模な半導体集積回路装置において、配線における電圧降下によって内部電源電圧のレベルが低下する問題を、空きスペースの有効利用や回路の低消費電力性も考慮しつつ、効果的に解消すること。 - 特許庁

The photovoltaic power generation system 1 includes a power generation part 62 which receives solar light for generating electric power, and a power conditioner 58 which outputs the electric power generated by the power generation part 62 to a power grid of a ship, for interconnection with the power grid of the ship.例文帳に追加

太陽光発電システム１は、太陽光を受光して発電する発電部６２と、発電部６２で発生した電力を船舶の電力系統に出力するパワーコンディショナ５８とを備え、船舶の電力系統に連系する。 - 特許庁

An insulating film to be etched to form the contact hole 10 is less in amount than an insulating film to be etched to form the contact hole 11, and the part of the insulating film over the gate interconnection 3 is inclined to a horizontal plane.例文帳に追加

コンタクトホール１０の形成のためにエッチングされる絶縁膜の量は、コンタクトホール１１の形成のためにエッチングされる絶縁膜の量より多く、絶縁膜のうちゲート配線３の上部の絶縁膜は、水平面に対し傾斜している。 - 特許庁

The electrode interconnection 49 is extended into a first contact hole 50a formed on an n^+-type region 42, where signal charge is stored, and connected to the n^+-type region 42 through a metal layer 51 embedded in the first contact hole 50a.例文帳に追加

電極配線４９は、信号電荷を蓄積するｎ^＋型領域４２上に形成された第１コンタクト孔５０ａ内へ延在するとともに、第１コンタクト孔５０ａに埋入されたメタル層５１を介してｎ^＋型領域４２に接続されている。 - 特許庁

To provide a technique of a storage which can transmit information required for interconnection to a terminal unit, and a terminal unit which can solve the difference between input and output I/F in the storage in a system handling content data and the license information.例文帳に追加

コンテンツデータ及びそのライセンス情報を扱うシステムにおいて、相互接続に必要な情報を端末装置に送信可能な記憶装置、その記憶装置の入出力Ｉ/Ｆの相違を解決可能な端末装置などの技術を提供する。 - 特許庁

The method for enabling the wireless terminal to communicate the dual-mode capabilities and reporting the interworking (interconnection) capabilities of two networks with which the wireless terminal has expanded capability of obtaining services from either one of the interworking networks.例文帳に追加

ワイヤレス端末がデュアルモード機能で通信できるようにし、ワイヤレス端末が、インターワーキング（相互接続）するネットワークのうちのいずれか一方からサービスを取得する拡張機能を有する、２つのネットワークのインターワーキング機能を報告するための方法である。 - 特許庁

To provide a control function with respect to peripheral devices by recognizing how the peripheral devices are interconnected on the basis of an interaction with a user, generating a model denoting the interconnection of the devices and using the model.例文帳に追加

ユーザとの対話に基づき周辺装置が互いに如何に接続されているかを認識すると共に該装置の相互接続を表すモデルを生成し、該モデルを使用することにより周辺装置に関する制御機能を提供するシステムを提供すること。 - 特許庁

To provide an imaging method of a wiring pattern capable of acquiring a clear image by removing influence of a bedding internal layer wiring pattern when imaging the outermost-layer wiring pattern of a high-density semiconductor packaging multilayer interconnection board.例文帳に追加

高密度半導体パッケージ用多層配線板の最外層の配線線パターンを撮像する際下地内層配線パターンの影響を除去して鮮明な画像を得ることができる配線パターンの撮像方法を提供することを目的とする。 - 特許庁

To provide a polishing method, a polishing device, and a manufacturing method for a semiconductor device, where occurrence of dishing or erosion is suppressed in a planarizing process for polishing a metal film to constitute wiring of a semiconductor device having a multilayer interconnection structure.例文帳に追加

多層配線構造を有する半導体装置の配線を構成するための金属膜の研磨による平坦化工程において、ディッシング、エロージョンの発生を抑制可能な、研磨方法、研磨装置および半導体装置の製造方法を提供する。 - 特許庁

In the case that the monitor controller 1 provided with a gateway function and a client unit 2 are interconnected by a serial line 4, a protocol of a data link layer specified in the open system interconnection OSI model such as a point-to-point PPP protocol is used.例文帳に追加

監視制御装置１とクライアント機器２とをシリアル回線４で接続する場合において、ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）モデルに規定されたデータリンク層のプロトコル、例えばＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ）を用いる。 - 特許庁

A manufacturing method includes a heat press process in which metal foils 4 and 5 are overlaid on the surface and rear 1A and 1B of a copper plate 1 or a layered printed interconnection board with prepregs 2 and 3 therebetween respectively and the layered body is held between a pair of interposed bodies KT1 and KT2 to be heated and compressed.例文帳に追加

銅板１または被積層プリント配線板１０，２０の表裏面１Ａ，１Ｂに、それぞれプリプレグ２，３を介して金属箔４，５を重ね、２つの介挿体ＫＴ１，ＫＴ２の間に挟んで加熱プレスする加熱プレス工程を備える。 - 特許庁

To provide an optical interconnection module, when an optical element and signal wires are highly densely mounted on a substrate, reducing an influence of cross talk noise caused by interference of light and electricity between transmission and reception, and to provide an optical and electrical circuit board using the same.例文帳に追加

基板上に光素子や信号配線を高密度に実装する際、送受信間における光および電気の干渉によるクロストークノイズの影響を低減した光インターコネクションモジュールおよび、それを用いた光電気混載回路ボードの提供。 - 特許庁

To provide a reliable semiconductor device that is fine multilayer interconnection for composing an integrated circuit, suppresses an increase in wiring capacity, and has an interlayer insulating film, where hygroscopicity is low and strength is high, and to provide a method for manufacturing the semiconductor device.例文帳に追加

集積回路を構成する微細な多層配線で、配線容量の増大を抑えると共に、より低吸湿で高い強度が得られる層間絶縁膜を有する高信頼性の半導体装置及びその製造方法を提供する。 - 特許庁

When the power generation system 11 is stopped, a step of disconnecting the system interconnection of the generator 11 with the commercial power supply 100, and a step of shutting out supply of the auxiliary fuel gas F2 to the gas engine 2 by closing the solenoid valve 62, are performed in this order.例文帳に追加

発電システム１を停止する際には、発電機１１の商用電源１００との系統連系を遮断するステップと、電磁弁６２を閉じてガスエンジン２への副燃料ガスＦ２の供給を遮断するステップとを順次行う。 - 特許庁

In a stacked semiconductor device 1 having a plurality of terminals for external connection, connection terminals among the plurality of connection terminals requiring interconnection are connected through a solder layer 4 formed on a substrate chip 5.例文帳に追加

外部接続用の複数の接続端子が設けられた段積半導体装置１であって、前記複数の接続端子２のうちの相互に接続が必要な接続端子同士を基板チップ５上に設けられたはんだ層４によって接続した - 特許庁

The relay chip 50 has a plurality of bonding pads 51, and the plurality of bonding pads 51 are connected with one another via an interconnect pattern 52 of a multilayer interconnection structure, to change the arrangement of the bonding pads 41 on the semiconductor chip 40 side in a different direction.例文帳に追加

中継チップ５０は、複数個のボンディングパッド５１を有し、この複数個のボンディングパッド５１が、多層配線構造の配線パターン５２によって相互に接続され、半導体チップ４０側のボンディングパッド４１の配置を異なる方向に変換する。 - 特許庁

To obtain a wafer in which fluctuations in transistor characteristics are reduced by preventing the diffusion into silicon of Cu produced by a heat treatment such as a Cu interconnection forming process and a manufacturing method therefor, as well as to obtain a semiconductor device formed of the same wafer.例文帳に追加

Ｃｕ配線形成工程などの熱処理により発生するＣｕのシリコン中への拡散を防止してトランジスタ特性の変動を少なくさせたウェーハ及びその製造方法、このウェーハから形成された半導体装置を提供する。 - 特許庁

The interconnection correction system 31 comprises an XY stage 17 to place a substrate 2, a laser light source unit 32 installed above the XY stage 17, and two gas windows 1a and 1b which are formed between the laser light source unit 32 and the XY table 17.例文帳に追加

配線修正装置３１に、基板２が載置されるＸＹステージ１７を設け、ＸＹステージ１７の上方にレーザ光源ユニット３２を設け、レーザ光源ユニット３２とＸＹテーブル１７との間に、２つのガスウインドウ１ａ及び１ｂを設ける。 - 特許庁

A plurality of resistors (R1 to R8) are adopted for the interconnection system interconnecting a first operational amplifier (1) and a second operational amplifier (4) in the limit circuit, and the limit circuit is configured to set reference voltage (Es) equal to or below a range of a forward voltage drop of the diode of a conventional limit circuit section.例文帳に追加

本発明によるリミット回路は、第１オペアンプ(1)と第２オペアンプ(4)を接続する接続系を複数の抵抗器(R1〜R8)のみとし、従来のリミット回路部のダイオード順方向電圧降下範囲以下に基準電圧(Es)を設定できる構成である。 - 特許庁

A discoidal rotating and moving body 1, a load cell 2 which applies a preload to the rotating and moving body 1, a rotating body 3, a board 4 in which an interconnection is printed on the surface and a spacer 5 which keeps an interval from the board 4 constitute a micropiezoelectric motor 100.例文帳に追加

このマイクロ圧電モータ１００は、円盤形状の回転移動体１と、回転移動体１に与圧をかけるロードセル２と、振動体３と、表面に配線をプリントした基板４と、基板４との間隔を取るスペーサ５とから構成されている。 - 特許庁

To provide a TEG structure optimal for evaluating the defect level in the important components of an interconnection process, i.e., interconnect resistance, open circuit and short circuit defect, and through hole process, at a low cost and enhancing the location efficiency of a detected defect.例文帳に追加

配線工程で重要な要素である、配線抵抗、断線及びショート欠陥、およびスルーホールのプロセスを低コストで、欠陥レベルを評価し、検出した欠陥箇所の探索効率を向上するための最適なＴＥＧ構造を提供する。 - 特許庁

The jumper interconnection 11 is formed of a hardened material of a conductive paste in such a manner that the other surface 2b of the substrate 2 and the surfaces 3a and 4a of the conductor interconnections 3 and 4 serving for the bottom faces of the through holes 9 and 10 may be continuous with each other.例文帳に追加

ジャンパー配線１１は、基板２の他方の表面２ｂと、貫通孔９，１０の底面である導体配線３，４の各々の表面３ａ，４ａが連続するように、導電性ペーストの硬化物により形成されたものである。 - 特許庁

H.E. Kittiratt Na-Ranong, Deputy Prime Minister and Finance Minister of Thailand, welcomed the participants to the ASEM Finance Ministers’ Meeting. In his opening remarks, he emphasized the interconnection of ASEM economies and urged ASEM Member Countries to come closer together to overcome this turbulent time, as was done during the 1997 crisis, as well as to mitigate the impact of any future crises. 例文帳に追加

キティラット副首相兼財務大臣は、ASEM加盟国間の相互連結を強調し、1997年のアジア通貨危機の際のように、この困難の時を共に克服するために、アジア・欧州両地域がより緊密になることを要請。 - 財務省

Rows (14, 25) of fuel cells (17, 19, 21, 27, 29, 31) each having an outer interconnection part (20) and an outer electrode (32) are arranged adjacent to each other so that a corrugated conductive expanded metal mesh member (22) may be interposed between each rows.例文帳に追加

各々が外側相互接続部（２０）及び外側電極（３２）を有する燃料電池（１７、１９、２１、２７、２９、３１）の列（１４、２５）を、各列の間に波形の導電性展伸金属メッシュ（２２）が介在するように隣り合わせて配置する。 - 特許庁

To provide a system interconnection power conditioner capable of stably and efficiently outputting ac power to a system even though an operating point of a solar panel fluctuates by maximum output power tracking control of the solar panel and even though a load condition fluctuates.例文帳に追加

太陽光パネルの最大出力電力追跡制御により太陽光パネルの動作点が変動しても、また、負荷条件が変動しても、安定に且つ効率的に系統に交流電力を出力できる系統連系パワーコンディショナを提供する。 - 特許庁

A system bus bridge(SBB) 402 is a multichannel bi-directional bus bridge and offers interconnection between a B bus (input-output bus) 405, a G bus (graphic bus) 404, an SC bus (processor local bus) 421 and an MC bus 422 by using a cross bus switch.例文帳に追加

システム・バス・ブリッジ（ＳＢＢ）４０２はマルチ・チャネル双方向バス・ブリッジであり、Ｂバス（入出力バス）４０５、Ｇバス（グラフィック・バス）４０４、ＳＣバス（プロセッサ・ローカル・バス）４２１およびＭＣバス４２２間の相互接続をクロス・バスイッチを用いて提供する。 - 特許庁

The interconnection correction system 31 is also equipped with a CVD gas unit 33a for supplying a material gas (DMAH gas) to the gas window 1a, and a CVD gas unit 33b for supplying a material gas (Cr(CO)_6 gas) to the gas window 1b.例文帳に追加

また、ガスウインドウ１ａに対してＡｌの原料ガス（ＤＭＡＨガス）を供給するＣＶＤガスユニット３３ａを設け、ガスウインドウ１ｂに対してＣｒの原料ガス（Ｃｒ（ＣＯ）_６ガス）を供給するＣＶＤガスユニット３３ｂを設ける。 - 特許庁

An object tape 1 comprising a semiconductor packaging multilayer interconnection board is positioned and fixed by a work fixing mechanism 7, and the outermost-layer wiring pattern of the object tape 1 is imaged by an imaging means comprising a sensor 2, an imaging lens 3, a filter 4 and an illumination 5.例文帳に追加

半導体パッケージ用多層配線板からなる対象テープ１をワーク固定機構７により位置固定させ、センサ２、結像レンズ３、フィルタ４及び照明５からなる撮像手段により対象テープ１の最外層の配線パターンを撮像する。 - 特許庁

In order to make the pattern occupancy in the entire semiconductor chip 10 constant among the same products and among the same interconnection layers of the same product, a second dummy pattern is formed in a second region 12 in the semiconductor chip 10 which does not contribute to logical operation.例文帳に追加

半導体チップ１０全体でのパターン占有率が製品毎及び同一製品内の配線層毎で一定値になるように、半導体チップ１０内の論理演算に寄与しない第２領域１２に第２ダミーパターンを形成する。 - 特許庁

Data kept in the distributed energy systems 11A are received by a data receiving portion 21, separated into data for calculating an operation voltage set point for a voltage rise suppression function at an interconnection point by a data separation portion 22, and stored into a DB24.例文帳に追加

分散型エネルギーシステム１１Ａに保持されている情報はデータ受信部２１で受信され、データ分離部２２にて連系点電圧上昇抑制機能の動作電圧設定値を算出するための情報に分離され、ＤＢ２４に蓄積される。 - 特許庁

Further, the silicon oxide film 15 is deposited, and the second metal interconnection 15 that is connected to the interconnecting via 10 via the opening part 13 of the silicon nitride film 12 is formed by opening this silicon oxide film 15, and then silicon oxide films 2, 7, 15 are removed.例文帳に追加

更にシリコン酸化膜１５を堆積し、このシリコン酸化膜１５を開口してシリコン窒化膜１２の開口部１３を介して配線接続用ビア１０に接続する第２金属配線１５を形成した後、シリコン酸化膜２、７、１５を除去する。 - 特許庁

An interconnection duct is provided, at the boundary section with outer air or in the way thereof, with an open/close shutter comprising a shutter member for varying the ratio of open area for passing air such that the open area ratio becomes small during operation and becomes large at the time of stoppage or waiting.例文帳に追加

連絡風路の外気との境部分か途中に、空気を通す開口率を可変にしたシャッター部材を設け、稼動時に小さな開口率に、停止あるいは待機の時に大きな開口率となる開閉可能シャッターを設ける。 - 特許庁

On a semiconductor IC substrate 1, formed with a plurality of circuit elements, the antenna member 11 which is constituted of a metal interconnection is provided, and the faces and upper face of the antenna element are coated with a dielectric material 12 having a relative permittivity of 10 or larger.例文帳に追加

この発明は、複数の回路素子が形成された半導体集積回路基板１上に、金属配線からなるアンテナ部材１１を配設すると共にこのアンテナ素子の側面と上面とを比誘電率１０以上の誘電体１２で被覆した。 - 特許庁

To enable interconnection between nodes of higher performance even if nodes so designed that the number of nodes making up a multiprocessor system matches the maximum number of nodes are used in a multiprocessor system having nodes in a number smaller than the maximum number.例文帳に追加

マルチプロセッサシステムを構成するノード数が最大数のノード数に合わせて設計したノードを、最大数に満たない数のノード備えて構成されたマルチプロセッサシステムに使用した場合にも、より高性能なノード間の相互接続を行うことを可能とする。 - 特許庁

The second storage has a plurality of cache control parts controlling a disc and cache, a plurality of protocol conversion parts distributing demands from a host to the suitable cache control parts, a configuration management part and an interconnection network connecting them together.例文帳に追加

第二のストレージは、ディスクおよびキャッシュを制御する複数のキャッシュ制御部と、ホストからの要求を適当なキャッシュ制御部に振り分ける複数のプロトコル変換部と、構成管理部と、これらを相互に接続する相互結合網を有する。 - 特許庁

To provide a manufacturing method of an electronic component device, and its electronic component device using an epoxy resin composition reduced in failure in electrical properties such as deformation in gold streak, disconnection, and a leakage failure, when a fine pitch interconnection semiconductor element is sealing-molded.例文帳に追加

ファインピッチ配線半導体素子を封止成形する際に、金線変形や断線、リーク不良といった、電気特性不良の少ないエポキシ樹脂組成物を用いた電子部品装置の製造方法及びその電子部品装置を提供する。 - 特許庁

a wiring control section 109 revises only the relation of the interconnection above when the number of over-samplings applied to an input signal is dynamically revised to adopt a filter configuration for the finite impulse response filter 100 with the number of parallel circuits in response to the number of over-samplings.例文帳に追加

配線制御部１０９は、入力信号のオーバーサンプリング数が動的に変更されると前記接続関係をのみを変更することにより、有限インパルスレスポンスフィルタ１００をオーバーサンプリング数に応じた並列数のフィルタ構成とする。 - 特許庁

Since the vertical continuity portions 4 and 5 are formed in the openings 2 and 3 of the base plate 1, bubbles, etc. can be prevented from entering the openings 2 and 3 of the base plate 1 when forming the lower-layer interconnection 42 by electrolytic plating.例文帳に追加

この場合、ベース板１の開口部２、３内には上下導通部４、５が形成されているため、下層配線４２を電解メッキにより形成するとき、ベース板１の開口部２、３内に気泡などが全く入り込まないようにすることができる。 - 特許庁

To provide a method of planarizing insulation film, where the insulation film formed on a substrate having a step is planarized, without generating a hollow on its surface, a metal short circuit or the like is not induced and a metal interconnection can be formed at a high yield.例文帳に追加

段差を有する基板上に成膜された絶縁膜をその表面に窪みを生じることなく平坦化させ、メタルショート等を誘発させず、高い歩留まりでメタル配線を形成することができる絶縁膜の平坦化方法を提供する。 - 特許庁

Thereafter, by forming a metal layer in the opening 12a of the resist film 12 by electrolytic plating which uses the metal thin plate 10 as a power feeding passage for plating, a bump 18c formed by filling the opening 12a with the metal layer, and an interconnection layer 18 connected to the bump 18c are obtained.例文帳に追加

その後に、金属薄板１０をめっき給電経路に利用する電解めっきで、レジスト膜１２の開口部１２ａ内に金属層を形成することにより、凹部１２ａに充填されたバンプ１８ｃとそれに繋がる配線層１８を得る。 - 特許庁

The first transistor and the second transistor are formed in a first active region and a second active region which are separated from each other, and the source region of the first transistor is electrically connected to the drain region of the second transistor through an interconnection composed of a conductive layer.例文帳に追加

第１トランジスタ及び第２トランジスタは各々互いに分離された第１及び第２活性領域に形成され、第１トランジスタのソース領域は導電層から成った配線を通じて第２トランジスタのドレイン領域と電気的に接続される。 - 特許庁

To provide an array antenna device which uses an inter-element connection compensating device to compensate distortion of an element pattern resulting from interconnection between elements of an antenna, and has an element pattern with no distortion by using parasitic elements to shape the element pattern.例文帳に追加

素子間結合補償装置を用いてアンテナの素子間相互結合に起因する素子パターンの歪みを補償するとともに、無給電素子を用いて素子パターンを整形して、歪みのない素子パターンを有するアレーアンテナ装置を提供する。 - 特許庁

A solenoid valve 115 for opening/closing interconnection of a capping member 2 and a tube pump P is provided in the vicinity of the capping member 2 and the solenoid valve 115 is closed when the nozzle forming surface 100 is sealed during suspension of operation of the recording head 1.例文帳に追加

キャッピング部材２の近傍に、キャッピング部材２とチューブポンプＰの連通を開閉する電磁弁１１５を設けて、記録ヘッド１の動作休止時にノズル形成面１００を封止する際にこの電磁弁１１５を閉じるようにする。 - 特許庁

To provide a wiring board wherein noise can be surely eliminated and the inductance of an interconnection connected to a capacitor can be lowered and which has only a few money loss even with the fault in the capacitor and is low cost and can have in it a built-in capacitor of a large electrostatic capacity.例文帳に追加

ノイズを確実に除去でき、しかも、コンデンサに接続される配線のインダクタンスを低くでき、かつ、コンデンサに不具合を生じても損失金額が少なく、安価で、大きな静電容量のコンデンサを内蔵可能な配線基板を提供する。 - 特許庁