「INTERCONNECTION」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

Disclosed is the cleaning agent used after a chemical-mechanical polishing process in the manufacturing process of the semiconductor device having the copper interconnection formed on the surface, wherein the cleaning agent contains (A) polycarboxylic acid and (B) a compound having an aldehyde structure and has the pH of 0.5 to 5.例文帳に追加

表面に銅配線が施された半導体デバイスの製造工程における化学的機械的研磨工程の後に用いられる洗浄剤であって、（Ａ）ポリカルボン酸と、（Ｂ）アルデヒド構造を有する化合物と、を含有し、ｐＨが０．５〜５であることを特徴とする洗浄剤である。 - 特許庁

In the wiring pattern for matching, the pad 36 to which a chip component 8 is attached in a part is formed in the interconnection 35 on a wiring board 34, a deficient part 50 is formed in the pad 36, the area of the chip component 8 and that of the pad 36 are reduced, and the capacitance portion generated in the pad 36 is reduced.例文帳に追加

本発明は配線基板３４の配線３６に一部にチップ部品８を取付けるパッド３６を形成し、前記パッド３６に欠損部５０を設け、チップ部品８とパッド３６の面積を減少し、前記パッド３６に生じる容量成分を減少するマッチング用配線パターンである。 - 特許庁

To provide an interconnection system of a first substrate (1), including at least one first transmission line (3) with a second substrate (10), including at least one second transmission line (11), in which the orientation of the first substrate with respect to the second substrate is arbitrary.例文帳に追加

本発明は、少なくとも１つの第１の伝送ライン（３）を含む第１の基板（１）と、少なくとも１つの第２の伝送ライン（１１）を含む第２の基板（１０）との相互接続システムであって、第１の基板に対する第２の基板の方向は任意である相互接続システムに関する。 - 特許庁

To prevent a communication controller which processes a variable length frame, in which control information is transferred by means of a protocol existing in a trailer section from transferring a control frame which is not required by a higher-order layer to the higher-order layer at the time of processing the variable length frame in the layer 2 of an OSI(open system interconnection) reference model.例文帳に追加

制御情報がトレイラ部に存在するプロトコルによって転送される可変長フレームの処理を行う通信制御装置に関し、ＯＳＩ参照モデルのレイヤ２での処理において、上位レイヤには不要である制御フレームは、上位レイヤに転送しないようにする。 - 特許庁

To provide a wiring structure of simple wiring process, for improving wiring reliability, and realizing cost reduction, where a minute wiring structure is formed without the use of dry-etching or ashing process with a wiring groove, related to a fine multilayer interconnection of a semiconductor device.例文帳に追加

半導体装置における微細な多層配線において、配線溝のドライエッチングやアッシングプロセスを用いることなく、微細な配線構造の形成が可能であって、配線工程の簡略化、配線信頼性向上、低コスト化を同時に達成する配線構造を提供する。 - 特許庁

A transport layer facility to connect each client to a host logical network layer 106 under a transport layer 104 includes a message system 100 and a communication interconnection architecture CIA 1000 including a set of meaning rules 1200 to regulate CIA primitives and transport layer function services.例文帳に追加

それぞれのクライアントをトランスポート層１０４下のホストの論理ネットワーク層１０６へ結合するためのトランスポート層ファシリティは、メッセージシステム１００およびＣＩＡプリミティブとトランスポート層機能サービスを規定する意味規則の組１２００を含む通信内部接続アーキテクチャ（ＣＩＡ）１０００を含む。 - 特許庁

To provide a battery system that prevents a voltage being applied to a voltage detection circuit from exceeding a breakdown voltage thereof when interconnection of cells in a battery module is disconnected, and prevents an overcurrent from flowing into a cell voltage detection circuit or a module.例文帳に追加

電池モジュール内のセル間の接続が断線した場合に、電圧検出回路に加わる電圧が当該電圧検出回路の耐電圧を超えないようし、セル電圧検出回路やモジュール内に過電流が流れないようにすることが可能な電池システムを提供する。 - 特許庁

The semiconductor chip assembly has an integrated circuit (IC) including at least one contact pad (320) on a surface (301a) of a semiconductor chip (301), wherein the contact pad has metallization suitable for wire bonding and an interconnection bonded to the contact pad.例文帳に追加

（５）半導体チップ（３０１）の表面（３０１ａ）上に少なくとも一つのコンタクトパッド（３２０）を含む集積回路（ＩＣ）を有する半導体チップのアッセンブリであって、前記コンタクトパッドは、ワイヤボンディングに適したメタライゼーション及び前記コンタクトパッドにボンディングされた相互接続を有する。 - 特許庁

To provide a method for forming a contact hole, having proper metal interconnection layer coverage and a semiconductor device, and to provide a method for manufacturing the same having contact hole, when an interlayer insulation film consisting of at least more than two insulation films having different etching selectivity is formed.例文帳に追加

エッチング速度の異なる少なくとも２以上の絶縁膜により層間絶縁膜が形成されている場合に、金属配線層の被覆性が良好なコンタクトホールを形成する方法、および当該コンタクトホールを有する半導体装置およびその製造方法を提供する。 - 特許庁

The switching device provided with a plurality of input and output terminals interconnected by an interconnection point matrix transmits electric signals supplied from the input terminals to the output terminals through transmission lines in accordance with a prescribed switching plan.例文帳に追加

本発明は、相互接続点マトリクスでより相互接続される複数の入力端及び出力端を備えて、所定のスイッチング方法に従って前記入力端から前記出力端に供給される電気信号を伝送路を介して伝送するスイッチ装置に関する。 - 特許庁

Between the metal interconnection layer 1 and the insulation resin layer 6 formed of either thermosetting resin or photo-curing resin, a first functional group 4 which reacts with the insulation resin layer 6 and forms a covalent bond 7 and a coupling layer 3 formed of a material including a mercapto group are formed.例文帳に追加

金属配線層１と、熱硬化性樹脂或いは光硬化性樹脂のいずれかからなる絶縁樹脂層６との間に、絶縁樹脂層６と反応して共有結合７を形成する第１の官能基４と、メルカプト基とを有する材料からなるカップリング層３を設ける。 - 特許庁

Through an interconnection 16, the p-type clad layer 11a of the transistor 6 disposed on one row and the p-type clad layer 11b of the transistor 6 adjacent to the above transistor 6 at one side in the row direction are connected to the high-temperature layer 8 of the transistor 6 disposed on the other row.例文帳に追加

配線１６により、一方の列に配置されるトランジスタ６のｐ型クラッド層１１ａと、そのトランジスタ６の列方向の一方側に隣接するトランジスタ６のｐ型クラッド層１１ｂと、他方の列に配置されるトランジスタ６の高温バッファ層８とが接続されている。 - 特許庁

A switch separation section 32 turns off the power supply of the entire determined switching device for separating from the interconnection network when it is determined that the data transmission speed required between the computers is smaller than line transmission speed determined by the number of physical lines in one of switching devices 16-1 for relay.例文帳に追加

スイッチ切離し部３２は、計算機の間で必要なデータ伝送速度が、いずれかの中継用スイッチ装置１６−１の物理回線数で決まる回線伝送速度を下回ることを判定した場合、判定した中継用スイッチ装置全体の電源をオフして相互接続網から切離す。 - 特許庁

Through an interconnection 17, the p-type clad layer 11a of the transistor 6 disposed on the other row and the p-type clad layer 11b of the transistor 6 adjacent to the above transistor 6 at one side in the row direction are connected to the high-temperature layer 8 of the transistor 6 disposed on one row.例文帳に追加

また、配線１７により、他方の列に配置されるトランジスタ６のｐ型クラッド層１１ａと、そのトランジスタ６に対して列方向の一方側に隣接するトランジスタ６のｐ型クラッド層１１ｂと、一方の列に配置されるトランジスタ６の高温バッファ層８とが接続されている。 - 特許庁

The progress of the oxidation of a copper (Cu) interconnection layer 104 is suppressed by supplying oxygen plasma 105 to the surface layer thereof thereby forming an oxidation layer 106 where the number of CuO bonds is larger than that of Cu_2O bonds (e.g. CuO bonds occupy 50% or more).例文帳に追加

銅（Ｃｕ）配線層１０４の表層部に、酸素プラズマ１０５を供給して、Ｃｕ_2Ｏ結合よりも、ＣｕＯ結合が多い状態の酸化層１０６（例：ＣｕＯ結合の占める割合が５０％以上）を形成し、銅（Ｃｕ）配線層１０４の酸化の進行を抑制する。 - 特許庁

A measurement monitoring device included in an interconnection type photovoltaic generation system receive generated power for each time interval predetermined by the communication of bus type multi-point connection, performs arithmetic processing in a cumulative power generation amount by unit time, and stores the value in the external storage medium.例文帳に追加

連系型太陽光発電システムに含まれる計測モニター装置において、バス型のマルチポイント接続の通信により予め設定された時間間隔毎の発電電力を受信して、単位時間の累計発電電力量に演算処理して、その値を外部記憶媒体に記憶する。 - 特許庁

To provide a wiring inspection element for inspecting the state of wiring in a semiconductor integrated circuit having multilayer interconnection, capable of high precision detection of the state (anomaly such as wire breaking or thinning) of the uppermost wiring of the semiconductor integrated circuit (the wiring most susceptible to the level difference in the underlying layer wiring).例文帳に追加

多層配線を有する半導体集積回路の配線の状態を検査する配線検査素子として、半導体集積回路の最も上側の配線（下地配線の段差の影響を受けやすい配線）の状態（断線や細り等の異常）を精度良く検出できるものを提供する。 - 特許庁

In the case that the facsimile equipment acts like a transmitter side device, a CPU 1 calls a receiver side device, allows a file transfer control section 9 to set up interconnection with the receiver side device and recognizes capability data sent from the receiver side device to discriminate communication capability of the receiver side device.例文帳に追加

送信側装置として動作するときにＣＰＵ１は、受信側装置を呼び出して受信側装置との相互接続をファイル転送制御部９に確立させた上で、受信側装置から送信される能力データを認識することで受信側装置の通信能力を判定する。 - 特許庁

The method of forming the conductor film pattern comprises a process of forming a first interconnection layer 20 on top of a substrate 10 for separation which is formed with a porous receptive layer 12, and a process of separating the first wiring layer 20 from the substrate 10 for separation by adhering the first wiring layer 20 to a substrate 100.例文帳に追加

多孔性の受容層１２が設けられた分離用基体１０の上に、第１配線層２０を形成する工程と、前記第１配線層２０を基体１００に接着させることにより分離用基体１０から分離する工程と、を含む、導電膜パターンの形成方法。 - 特許庁

An IP terminal interconnection device 1 connects as subscriber IP terminals with VoIP communication provider networks 3 and 2 for sides of an originating-side IP terminal 6 and a termination-side IP terminal 7 to establish sessions individually for the origination-side and termination-side IP terminals.例文帳に追加

ＩＰ端末相互接続装置１が発側ＩＰ端末６側及び着側ＩＰ端末７側の夫々のＶｏＩＰ通信事業者網３，２に対して加入者ＩＰ端末として接続して発側及び着側のＩＰ端末に対して別々にセッションを確立する。 - 特許庁

To provide a semiconductor device in which cracking in an inter-layer insulation film and segmentalizing of a wiring layer are avoided when an inter-layer insulation film of low strength is used and an aerial wiring structure is employed, in the semiconductor device comprising a multilevel interconnection structure.例文帳に追加

多層配線構造を有する半導体装置において、低強度の層間絶縁膜が使用された場合および空中配線構造が採用された場合、層間絶縁膜に亀裂が生じたり、配線層が分断されたりすることを回避可能な半導体装置を提供する。 - 特許庁

An inter-network interconnection apparatus of the present invention comprises: an interface board which includes a plurality of input/output ports and performs lower-layer processing on traffic; a higher-layer processing board for performing higher-layer processing; and an inter-board connection board interposed for information transfer therebetween.例文帳に追加

本発明の網間相互接続装置は、複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行うインタフェースボードと、高位レイヤの処理を行う高位レイヤ処理ボードと、これらボード間の情報転送に介在するボード間接続用ボードとを備える。 - 特許庁

The lowpass filter is brought about on the interconnection board by setting outer circumferential lengths of the ground layers 23a, 23b as a length, in which a resonance is generated in the ground layers 23a, 23b when a signal with a frequency exceeding a desired frequency is input to the signal line 22a, e.g., half a wavelength of the desired frequency.例文帳に追加

接地層２３ａ，２３ｂの外周長は、信号線路２２ａに所望の周波数以上の信号を入力したとき、接地層２３ａ，２３ｂで共振を生じる長さ、例えば所望の周波数の１／２波長に設定することで、配線基板に低域フィルタを取り込む。 - 特許庁

To provide a semiconductor device, and a method of fabrication, in which the contact resistance of an Al alloy interconnection can be prevented from increasing in a contact hole by preventing formation of reaction products with Al when a contact hole is made in an interlayer insulation film by etching.例文帳に追加

層間絶縁膜に接続孔を形成するためのエッチングを施す際にＡｌとの反応生成物の形成を防止することにより、接続孔内におけるＡｌ合金配線のコンタクト抵抗の増加を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method and a device for diagnosing a failure which enable specification of a failure part not affected by shortening of a wiring length accompanying that a semiconductor integrated circuit is made minute and made to have a multilayer interconnection structure, and by a diverse logical states or the like of a peripheral circuit, and enable particularly specification of an open failure part.例文帳に追加

微細化、多層配線構造化に伴う配線長の短縮化、周辺回路の多様な論理状態等に影響されない故障箇所の特定、特にオープン故障箇所を特定することが可能な故障診断方法及び故障診断装置を提供すること。 - 特許庁

The system includes: a heater; a temperature sensor for control which has no electrical interconnection with the system of the heater and detecting temperature in the greenhouse; a plurality of circulation fans installed in the agricultural greenhouse; and a controller electrically connected with the temperature sensor for control and the circulation fans.例文帳に追加

該システムは、加温機と、加温機系統と電気的に非接続でハウス室内温度を検出する制御用温度センサと、農業用ハウス内に設置された複数の循環扇と、制御用温度センサと循環扇とに電気的に接続された制御装置と、を有する。 - 特許庁

To provide an injection current synchronizing device that is used for each facility including a distributed power supply which constitutes a distributed power supply interconnection system and allows its own facility including a distributed power supply to automatically belong to either one of a first group and a second group on the basis of technically desirable reasons.例文帳に追加

分散電源連系システムを構成する各分散電源保有設備用のものであって、自分の分散電源保有設備を、技術的に好ましい理由に基づいて、自動的に第１群または第２群の一方に属させることができる注入電流同期装置を提供する。 - 特許庁

To prove a power factor controller that can always select an effectively controllable electric generator as a control target to achieve efficient power factor control so that the power factor at a system interconnection point falls in a predetermined area for the progress of a system operation.例文帳に追加

系統運用の推移に対しても、系統連系点における力率が所定の範囲に収まるよう、常に制御効果の高い発電機を制御対象に選択することができ効率的な力率制御を実現することができる力率制御装置を得ることを目的とする。 - 特許庁

To provide a slurry for polishing which has excellent polishing capability for a thin film for a multilayer interconnection formed on the surface of an electronic part substrate made of a silicon, a gallium arsenide, etc., which can polish at a high polishing speed without denaturing the thin film and in which the thin film after polishing has a high flattening degree.例文帳に追加

シリコン、ガリウム砒素などからなるの電子部品基板の表面に形成される多層配線用薄膜に対する研磨能力に優れ、該薄膜を変性させることなく高い研磨速度で研磨することができ、研磨後の薄膜が高い平坦化度を有する研磨用スラリーを提供する。 - 特許庁

To provide an interconnection substrate capable of forming the number of through vias required for flip-chip-connecting a semiconductor chip to a board body, and making sure of sufficient amount of solder used for flip-chip-connecting the semiconductor chip, and to provide a semiconductor device.例文帳に追加

本発明は、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することのできる配線基板及び半導体装置を提供することを課題とする。 - 特許庁

To provide an optical interconnection circuit which monitors and controls emitted light quantity of a light emitting element being a light source of a light transmission means using an optical waveguide, and which stably operates for a long period of time and is easily miniaturized and easily manufactured, and to provide an electrooptical device and electronic equipment.例文帳に追加

光導波路を用いた光伝送手段の光源となる発光素子の発光量をモニタリングして制御することができ、長期間安定に動作し、容易に微細化でき、簡易に製造できる光インターコネクション回路、電気光学装置および電子機器を提供する。 - 特許庁

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.例文帳に追加

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁

Under the presence of metal for interconnection lines or electrodes which has a good conductivity, the substrate made of tungsten and/or titanium-tungsten alloy is etched with the etchant of pH 7 or below which contains hydrogen peroxide aqueous solution and an alkali component, to dissolve and remove an unwanted part of the metal film.例文帳に追加

配線又は電極用の良導電性を有する金属の存在下、過酸化水素水及びアルカリ成分を含むｐＨ７以下のエッチング液により、タングステン及び／又はチタン−タングステン合金の基板をエッチングすることにより、不要部の該金属膜を溶解除去する。 - 特許庁

To provide a wiring circuit board which ensures a high accuracy interconnection of circuit boards in mutually intersecting directions by a simple constitution while devising its miniaturization, and the connection structure of the wiring circuit boards connected in mutually intersecting directions.例文帳に追加

配線回路基板の小型化を図りつつ、簡易な構成により、互いに交差する方向での配線回路基板間の精度のよい接続を確保することのできる、配線回路基板、および、互いに交差する方向において接続された配線回路基板の接続構造を提供すること。 - 特許庁

The multilayer interconnection board includes a resin layer with a built-in component that includes a buried electronic component; and a skeleton resin layer that includes at least one being selected from a group of glass cloth, a filler, and a nonwoven fabric, and does not incorporate the electronic component.例文帳に追加

電子部品を埋設状態にして含む部品内蔵樹脂層と、ガラスクロス、フィラー及び不織布からなる群から選択された少なくとも１つを含み、電子部品を内蔵しない骨格樹脂層とを、少なくとも一層ずつ含んで構成されている多層配線基板である。 - 特許庁

An optical sensor module includes base substance having a photodiode array coupled optically with a scintillator array, an FET chip which is connected electrically with the photodiode array and set on the base substance, a high density interconnection, and a flex circuit connected with a DAS system.例文帳に追加

別の一面において提供される、光センサ・モジュールは、シンチレータ・アレイに光学的に結合されたフォトダイオード・アレイを有する基体と、フォトダイオード・アレイに電気接続され且つ該基体上に設置されたＦＥＴチップと、高密度相互接続体と、ＤＡＳシステムに接続されるフレックス回路とを含んでいる。 - 特許庁

To reduce the time difference of discharge and charge due to interconnection resistance and capacity on a driving substrate without using a large-scale drive circuit, and to obtain a favorable display without coloring except indicated images by a display element wherein driving voltage or driving current applied to light-emitting elements varies from color to color.例文帳に追加

色毎で発光素子への駆動電圧或いは駆動電流が異なる表示素子において、大規模な駆動回路を用いずに、駆動基板上の配線抵抗と容量から生じる充放電時間差を縮め、表示画像以外の色付きが観られない良好な表示を得る。 - 特許庁

To increases inductor characteristics and reliability by eliminating residue and defect of shape of wiring made of Al or the like, and further to shorten processing time by avoiding problems to become the bottleneck in a process, in a semiconductor device having an inductor of a multiplayer interconnection structure in an on-chip state formed on a double poly-silicon type bipolar transistor.例文帳に追加

ダブルポリシリコン型バイポーラトランジスタ上にオンチップで形成される多層配線構造のインダクタを有する半導体装置において、Ａｌ等の配線の残さや形状不良をなくしてインダクタ特性及び信頼性を高め、プロセスネックとなるような問題を回避して加工時間も短縮する。 - 特許庁

More specifically, a compensation voltage (V_C) is imparted to the voltage generated from the AC generator such that the phase of a voltage (V_L) flowing through an interconnection reactor 7 provided in the main line route 6 delays by 90° behind the phase of a voltage (V_S) from a commercial power system 1.例文帳に追加

具体的には、本線経路６に設けられた連系リアクトル７に流れる電圧（Ｖ_Ｌ）の位相が、商用電力系統１からの電圧（Ｖ_Ｓ）の位相に対して９０°遅れるものとなるように、交流発電機からの発電電圧に補償電圧（Ｖ_Ｃ）を付与する。 - 特許庁

To catch, even if faults are developed at the same in a plurality of scan-out signal lines, fault responses thereof, in a configuration that reduces the number of external output pins than the number of the scan-out signal lines by intervention of a compressor, in order to shorten the interconnection length of the scan-out signal lines.例文帳に追加

スキャンアウト信号線の配線長を短くすべく圧縮器を介在して、外部出力ピン数をスキャンアウト信号線数より削減している構成において、複数のスキャンアウト信号線で同時に故障が発生しても、それらの故障の応答を見逃さないようにする。 - 特許庁

The control section 45 comprises a means for generating an on/off control signal inputted to the inverter circuit 42 based on the line voltage, the line current, the instantaneous value of a feedback current, and the output current command value of the system interconnection inverter 4.例文帳に追加

制御部４５を、線路間電圧、線路電流、及びフィードバック電流の瞬時値、並びに系統連系インバータ４の出力電流指令値に基づき、インバータ回路４２に入力されるＯＮ／ＯＦＦ制御信号を生成するＯＮ／ＯＦＦ制御信号生成手段を備えるように構成する。 - 特許庁

Since a first fitting recess 55 is provided in the same plane (bottom wall 46) as an ink supply opening 50, it can be fitted to the fitting protrusion 24 of a head unit simultaneously with fitting of the ink supply opening 50 and the ink supply interconnection opening of the head unit.例文帳に追加

第１嵌合凹部５５は、インク供給口５０と同じ平面（底壁４６）に設けられているので、インク供給口５０をヘッドユニットのインク供給連通口と嵌合させるのと同時に、第１嵌合凹部５５とヘッドユニットの嵌合凸部２４とを嵌合さることができる。 - 特許庁

The Cu interconnection line is made of a Cu alloy 1 containing at least one of Ag, As, Bi, P, Sb, Si and Ti dispersed from a seed layer 11 within the range from 0.1 wt.% to less than the maximum solid solution limit for Cu and particle diameters are large and grain boundaries are small.例文帳に追加

Ｃｕ配線は、シード層１１から拡散されたＡｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つを０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲で含有するＣｕ合金１で構成されており、粒径が大きく粒界が少ない。 - 特許庁

To shorten a manufacturing time, related to a semiconductor integrated circuit device of multilayer interconnection which corresponds to fineness and high-integration, by shortening the formation time for the opening part at the upper fuse part, without causing drop in reliability or manufacturing yield due to the blown-off fuse.例文帳に追加

微細・高集積化に対応して多層配線化された半導体集積回路装置において、ヒューズ部の切断による信頼性の低下や製造歩留りの低下を招くことなく、ヒューズ部の上部の開口部の形成時間を短縮して製造時間を短縮する。 - 特許庁

A set point calculation portion 25 reads out the data from the DB24 at predetermined time intervals, calculates the operation voltage set point for the voltage rise suppression function at the interconnection point for each distributed energy system 11A based on the data, and stores the set point data into a DB26.例文帳に追加

設定値演算部２５はあらかじめ決められた時間間隔でＤＢ２４からデータを読み出し、そのデータをもとに各分散型エネルギーシステム１１Ａに対する、連系点電圧上昇抑制機能の動作電圧設定値を算出し、設定値情報ＤＢ２６に格納する。 - 特許庁