「Input test」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The vector output part 14 outputs the generated test vector data when the random number data is smaller than the fault occurrence rate of the input signal, and outputs the original test vector data when the random number data is larger than the fault occurrence rate of the input signal.例文帳に追加

そして、ベクタ出力部１４は、入力信号の誤り発生率より乱数データが小さい場合、生成テストベクタデータを出力し、入力信号の誤り発生率より乱数データが大きい場合、オリジナルテストベクタデータを出力する。 - 特許庁

Two neighboring liquid crystal driver chips 14, 14 mounted on a TCP11 are arranged, and input lead 15 sides or output lead 16 sides are made to face each other, and input test terminals 17 or output test terminals 18 are made in common.例文帳に追加

ＴＣＰ１１に搭載された隣接する２つの液晶ドライバチップ１４,１４は、入力リード１５側または出力リード１６側を対向させて配置し、入力テスト端子１７または出力テスト端子１８を共通にしている。 - 特許庁

A logic simulation part 4 verifies the setup and hold time of a terminal by controlling the input to the virtual input terminal of the input buffer with virtual input terminal while using the input buffer with virtual input terminal in place of the ordinary input buffer by simulating the operation of a real circuit based on the contents in a logic connection information storage part 1, test vector storage part 2 and FB library 3.例文帳に追加

論理シミュレーション部４は論理接続情報記憶部１とテストベクトル記憶部２とＦＢライブラリ３との内容を基に実際の回路の動作を模倣し、通常の入力バッファの代わりに仮想入力端子付き入力バッファを用い、仮想入力端子付き入力バッファの仮想入力端子への入力を制御して端子のセットアップ及びホールドタイムを検証する。 - 特許庁

The semiconductor device includes a SRAM 12 being a test object circuit, an input terminal 13 to which a tester clock signal Tc1 is input from the outside, a BIST circuit 11 performing a logical test of the SRAM 12 for each cycle of the tester clock signal Tc1, and an output terminal 15 outputting a test result signal Ts indicating a test result in the BIST circuit 11 to the outside.例文帳に追加

テスト対象回路であるＳＲＡＭ１２と、外部からテスタクロック信号Ｔｃｌを入力する入力端子１３と、テスタクロック信号Ｔｃｌのサイクル毎にＳＲＡＭ１２の論理的なテストを行うＢＩＳＴ回路１１と、ＢＩＳＴ回路１１におけるテスト結果を表すテスト結果信号Ｔｓを外部に出力する出力端子１５と、を備える。 - 特許庁

The semiconductor integrated circuit 1 includes a controlling scanning test component circuit which a test value is scanned therein and outputs the test value to a combination circuit 203 and an observing scanning test component circuit which the test value scanned in the controlling scanning test component circuit is scanned therein in parallel and an output value output by the combination circuit 203 based on a test value from the controlling scanning test component circuit is input thereto to scan out the output value.例文帳に追加

本発明にかかる半導体集積回路１は、テスト値がスキャンインされ、当該テスト値を組み合わせ回路２０３に出力する制御用スキャンテスト構成回路と、制御用スキャンテスト構成回路にスキャンインされるテスト値が並列的にスキャンインされるとともに、組み合わせ回路２０３が制御用スキャンテスト構成回路から出力されたテスト値に基づいて出力する出力値が入力され、当該出力値をスキャンアウトする観測用スキャンテスト構成回路とを備えたものである。 - 特許庁

The identification device 1 includes: an input unit 2 of an input signal; a memory 8 for storing a model signal including an identification object; a test signal generator 6 for generating a test signal from the input signal and the model signal; a switcher 3 for switching over an identification mode and a test mode; and an identifying unit 4 for determining whether the identification object is to be identified from an identification object signal in both modes.例文帳に追加

識別装置１は、入力信号の入力部２と、識別対象を含むモデル信号を記憶する記憶部８と、入力信号とモデル信号からテスト信号を生成するテスト信号生成部６と、識別モードとテストモードを切り替える切替部３と、両モードにおいて識別対象信号から識別対象を識別できるか否かを判定する識別部４を有する。 - 特許庁

During a shift mode of a scanning test, selectors SEL1-SEL3 select the path of inputting an input signal for a test pattern of a macro cell 23 from data input terminals 41-43 and supplying it to the macro cell 23, and test signals for scan path inputted from scan input terminals 44 are supplied to registers FF1-FF6 for scan path arranged in a user logic circuit.例文帳に追加

スキャンテストのシフトモード時において、セレクタＳＥＬ１〜ＳＥＬ３は、データ入力端子４１〜４３からマクロセル２３のテストパターン用の入力信号を入力してマクロセル２３に供給するパスを選択すると共に、スキャン入力端子４４から入力されるスキャンパス用のテスト信号がユーザ論理回路中に配されるスキャンパス用レジスタＦＦ１〜ＦＦ６へ供給される。 - 特許庁

When the mode signal indicates a test mode, an address decoder 4 is switched to enable access to an input buffer 14 from a CPU 2, and serial data input from the outside is stored in the input buffer 14 via a serial input/output circuit 6.例文帳に追加

そして、モード信号がテストモードを示す場合、アドレスデコーダ４は、ＣＰＵ２による入力バッファ１４へのアクセスが可能となるように切り替え、外部より入力されたシリアルデータがシリアル入出力回路６を介して入力バッファ１４に格納される。 - 特許庁

The analyzing processing part 11 analyzes the input command to determine whether it is a control command or a test condition setting command, and a test condition assigned by the command is stored when it is the test condition setting command.例文帳に追加

命令解析処理部１１は、入力された命令を解析してそれが制御命令であるのか試験条件設定命令であるのかを判別し、試験条件設定命令であれば当該命令で指定されている試験条件を記憶する。 - 特許庁

In a test vector formation support part 13, a test cycle time, a delay time of an input signal value and an expected value checking time are extracted from a pseudo peripheral circuit model, and a file for specifying extraction timing of test data is formed based thereon.例文帳に追加

テストベクタ作成支援部１３において、疑似周辺回路モデルから、テストサイクル時間、入力信号値の遅延時間及び期待値照合時間を抽出しこれらをもとにテスト用データの抽出タイミングを指定するファイルを生成する。 - 特許庁

When a test pattern is applied to a memory 101 after relieving processing from a test pattern generating section 105, a data input value is converted utilizing defective address information of a fail information storing section 108 in which fail information of a memory at a wafer test.例文帳に追加

テストパターン生成部１０５からテストパターンを救済処理後のメモリ１０１に印加する際に、ウエハテスト時のメモリのフェイル情報を格納したフェイル情報格納部１０８の不良アドレス情報を利用し、データ入力値を変換する。 - 特許庁

In an S2, the test patterns on the three sheets are successively read by an image input device, and the average of each density data is obtained.例文帳に追加

Ｓ２で、３枚のテストパターンを順次画像入力装置によって読み込ませ、それぞれの濃度データの平均値を求める。 - 特許庁

In a step S102, attribute information (input attribute information) on cells of the acquired format of the test recording data sheet is generated.例文帳に追加

ステップＳ１０２では、取得した試験記録データシートのフォーマットのセルの属性情報（入力属性情報）を作成する。 - 特許庁

Various conditions to be set beforehand when performing the crash simulation are inputted from a test condition input part 13.例文帳に追加

テスト条件入力部１３からは、衝突シミュレーションの実施に際して予め設定すべき各種の条件が入力される。 - 特許庁

To provide a test and measurement instrument which can analyze input signals both in a time domain and in a frequency domain almost simultaneously.例文帳に追加

入力信号を時間領域及び周波数領域の両方でほぼ同時に分析できる試験測定機器を提供する。 - 特許庁

Consequently, the mask function of input/output data can be tested or evaluated efficiently at read-out in a test mode.例文帳に追加

結果として、テストモードでの読み出し時においても入出力データのマスク機能を効率良く検査または評価することができる。 - 特許庁

A reference channel mixer 36 receives the input signal of the DUT, and a test channel mixer 40 receives a return signal from the DUT.例文帳に追加

基準チャネル・ミキサ３６がＤＵＴの入力信号を受け、テスト・チャネル・ミキサ４０がＤＵＴからの戻り信号を受ける。 - 特許庁

A program generation means generates a test program outputting an output value based on the computed true and faulty input values.例文帳に追加

プログラム生成手段は、演算された真および偽入力値に基づく出力値を出力させるテストプログラムを生成する。 - 特許庁

A test by a memory tester for a normal SDR can be performed by providing an exclusive data input circuit having two DDR memories.例文帳に追加

ＤＤＲメモリが２つの専用データ入力回路を備えることで、通常のＳＤＲ用メモリテスタでテストが可能なる。 - 特許庁

The gas meter 1 is provided with the operation input unit exemplified by a test isolating switch 13d, a container reset switch 13e, and a return button 15b.例文帳に追加

ガスメータ１は、テスト遮断スイッチ１３ｄ、容器リセットスイッチ１３ｅ、復帰ボタン１５ｂで例示した操作入力部を備える。 - 特許庁

To provide a device for creating automatically a program for input vector creation for a test at the manufacturing time of an LSI for loading a CPU.例文帳に追加

ＣＰＵを搭載するＬＳＩの製造時テスト用の入力ベクタ作成のためのプログラムを自動的に作成すること。 - 特許庁

The flag register stores a plurality of flag data, and the data register stores a first test data inputted corresponding to the command input.例文帳に追加

フラグレジスタは複数のフラグデータを記憶し、データレジスタはコマンド入力に対応して入力された第１テストデータを記憶する。 - 特許庁

To provide a testing arrangement supplying test signal of proper voltage accordingly to the specification of the input terminal of a tested device.例文帳に追加

被試験デバイスの入力端子の仕様に応じて適切な電圧の試験信号を供給する試験装置を提供する。 - 特許庁

Moreover, the computer 30 identifies color arrangement of the test pattern for each input system, thereby performing more accurate adjustment.例文帳に追加

さらに、入力系統ごとにテストパターンの色配置をコンピュータ２０が識別するため、より正確な調整を行うことができる。 - 特許庁

This test information management system collects input information in a terminal computer 31 installed in the testing institution 3.例文帳に追加

本発明は、試験機関３に設置された端末コンピュータ３１での入力情報を収集する試験情報管理システムである。 - 特許庁

Each time the test is run, the input is processed, and the current output is compared to the content of Output file. 例文帳に追加

テストが実行されるそれぞれのタイミングで、入力が行われ、その時点の出力結果を Output ファイルの内容と比較します。 - NetBeans

When the memory test of a DRAM macro 2 is performed, a macro selection signal MSL is input into a decode circuit DC2 for decoding.例文帳に追加

ＤＲＡＭマクロ２に対してメモリテストを行う場合、マクロ選択信号ＭＳＬをデコード回路ＤＣ２に入力してデコードする。 - 特許庁

Since the input terminal 10 is connected to the tester channel in any case during the test mode, an additional external cost is not required.例文帳に追加

入力端子１０はテストモード中、いずれにせよテスタチャネルと接続されているので、付加的な外部のコストはかからない。 - 特許庁

To provide a test tool of a Java language program for detecting the mismatching of a value and type according to the input and prediction data of a text base.例文帳に追加

テキストベースの入力及び予想データで値及び型の不一致を検出できるJava言語プログラムのテストツールを提供する。 - 特許庁

The network device 10 has an input means 12, a storage means 14, a communication means 16 and a communication test means 18.例文帳に追加

ネットワーク装置１０は、入力手段１２と記憶手段１４と通信手段１６と通信テスト手段１８を有する。 - 特許庁

An input channel 210 fetches digital data from the device under test, and an event detection circuit 220 detects a plurality of events.例文帳に追加

入力チャネル２１０が被試験装置からのデジタル・データを取り込み、イベント検出回路２２０が複数のイベントを検出する。 - 特許庁

The scan test circuit includes scan sub-chains, a scan chain selection circuit, and scan shift input terminals.例文帳に追加

スキャンサブチェーンと、スキャンチェーン選択回路と、スキャンシフト入力端子とを具備するスキャンテスト回路によって解決することができる。 - 特許庁

Simulation is made by inputting the digital signals of various kinds of test patterns into the digital input terminals Di0 to Di5.例文帳に追加

デジタル入力端子Ｄｉ０〜Ｄｉ５に種々の試験パターンのデジタル信号を直接入力してシミュレーションをおこなう。 - 特許庁

To provide a packet generator which can test a memory element requiring higher speed signal input than conventional APG.例文帳に追加

従来のＡＰＧより高速で信号を入力する必要があるメモリ素子のテストが可能なパケットジェネレータを提供すること。 - 特許庁

An input signal including frequencies above the resonant frequency of the mechanical system is applied form the input side of the test specimen, primary and secondary resonant frequencies are found from the input signal and the output signal from the test specimen, and the unknown moment of inertia is obtained from the resonant frequencies, a known moment of inertia and a torsion spring constant.例文帳に追加

供試体の入力側より機械系の共振周波数以上の周波数を含む入力信号を印加し、この入力信号と供試体の出力信号から一次，二次の共振周波数を求め、この共振周波数と既知の慣性モーメント，ねじりばね定数より未知の慣性モーメントを得る。 - 特許庁

In the semiconductor device 1, at the time of a test mode, a signal for controlling operation is inputted to only one part of input pads 12 out of a plurality of pads, the pad for inputting this signal and input pads 13-15 other than an input pad 11 for inputting signal for starting execution of the test mode are not used.例文帳に追加

半導体装置１では、試験モード時においては、複数のうちの一部の入力パッド１２にのみ動作の制御用の信号が入力され、この信号の入力用と、試験モードの実行を開始させるための信号入力用の入力パッド１１以外の入力パッド１３〜１５は使用されない。 - 特許庁

To provide semiconductor memory elements which can reduce the test time by making a DRAM core test by a parallel input/output interface method and support various input/output information transmission rates in the multi-port memory elements communicating information with external devices by a serial input/output interface method when operating normally.例文帳に追加

正常動作時に直列入／出力インタフェース方式で外部装置と情報通信を行うマルチポートメモリ素子において、並列入／出力インタフェース方式でＤＲＡＭコアテストを実行することによってテスト時間を減少させ、且つ、様々な入／出力情報伝送処理率を支援する半導体メモリ素子を提供すること。 - 特許庁

The test system includes an IC tester for performing a test on a device under test, inputting a trigger signal, and recording the position data of the test program in execution when the trigger signal is input and the oscilloscope for performing waveform observations on the IC tester and outputting the trigger signal to the IC tester.例文帳に追加

本発明は、テストプログラムにより、被試験対象の試験を行うと共に、トリガ信号を入力し、このトリガ信号入力時のテストプログラムの実行中の位置データを記録するＩＣテスタと、このＩＣテスタを波形観測し、トリガ信号をＩＣテスタに出力するオシロスコープとを備えたことを特徴とするものである。 - 特許庁

A logic operation model A102 recognizes a test data storing 101 of a byte format, prepared on the basis of test items by a parameter 103 defining an input output file name, fetches the test data string 101 in a data transmission part 104, converts the fetched test data string into waveform data and gives the wave form to object logic 105 to be verified as a signal value.例文帳に追加

論理動作モデルＡ１０２は、試験項目に基づいて作成したバイト形式のテストデータ列１０１を、入出力ファイル名称を定義したパラメータ１０３により認識してデータ送信部１０４に取り込み、取り込んだテストデータ列を波形データに変換し、被検証対象論理１０５に信号値として与える。 - 特許庁

The control device checks the condition of the stored boiling-up test operation completing flag when powering on the heating hot water supply part 1, and proceeds to a test operation mode which rejects normal operation input from a user, to execute the boiling-up test operation when the boiling-up test operation completing flag is not in the established condition.例文帳に追加

また、制御装置は、加熱給湯部１の電源が投入されたとき、記憶されている沸き上げ試運転完了フラグの状態を確認し、沸き上げ試運転完了フラグが成立状態ではない場合は使用者からの通常運転入力を受け付けない試運転モードに移行して沸き上げ試運転を行わせる。 - 特許庁

The total intelligent test procedure management system is provided with a document management database 2 having an electronic manual 71 showing a procedure for testing a test target, and a terminal machine 15 reading the electronic manual 71 inside the document management database 2 to display it and allowing input of the test result on the test target.例文帳に追加

本発明の総合インテリジェント試験進行管理システムは、試験対象を試験する手順を示した電子要領書７１を有するドキュメント管理データベース２と、ドキュメント管理データベース２内の電子要領書７１を読み出して表示するとともに、試験対象の試験結果を入力できる端末機１５とを備えている。 - 特許庁

An AND gate 21 receives a serial output SO<i+4> at one side of input, receives a selector test signal PFIN at the other side, and the output is made the other side input of an AND gate 223.例文帳に追加

ＡＮＤゲート２１は一方入力にシリアル出力ＳＯ<i+4>を受け、他方入力にセレクタテスト信号ＰＦＩＮを受け、その出力がＡＮＤゲート２２３の他方入力となる。 - 特許庁

A measuring device 102 instructs a test control part 112 to select the data from an input register 121 when the SETUP/HOLD time of the input register 121 is measured.例文帳に追加

測定装置１０２は、入力レジスタ１２１のＳＥＴＵＰ／ＨＯＬＤ時間を測定するとき、テスト制御部１１２に対し、入力レジスタ１２１からのデータを選択する旨を指令する。 - 特許庁

When a plurality of activated paths on which signals are propagated exist at a delay test, an extraction unit 11 extracts the multi-input cell having two or more activated paths input thereto.例文帳に追加

遅延試験時に信号が伝播した活性化パスが複数存在する場合、抽出部１１により２以上の活性化パスが入力されている多入力セルが抽出される。 - 特許庁

When a shift register 7 and a control circuit 9 are reset by resetting or a control input 6, a test mode setting input pin 4 is connected to the shift register 7 by a selector 10.例文帳に追加

リセットまたは制御入力６によりシフトレジスタ７と制御回路９がリセットされると、セレクタ１０によりテストモード設定用入力ピン４はシフトレジスタ７に接続される。 - 特許庁