「Inv」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A power conversion circuit of a discharge lamp lighting device is equipped with a DC/DC converter DD and an inverter circuit INV to generate the output of the converter DD upon being converted into alternating rectangular wave voltages.例文帳に追加

電力変換回路は、ＤＣ／ＤＣコンバータＤＤと、ＤＣ／ＤＣコンバータＤＤの出力を交番する矩形波電圧に変換して出力するインバータ回路ＩＮＶとを備える。 - 特許庁

In the inverter circuit INV, a half- bridge type is made a basic constitution, one of switching elements Q1, Q2 is served as partial smoothing, and automatic operation is constituted by using a feedback transformer DT1.例文帳に追加

インバータ回路ＩＮＶは、ハーフブリッジ型を基本構成としてスイッチング素子Ｑ１，Ｑ２の一方を部分平滑用に兼用してあり、しかも帰還トランスＤＴ１を用いて自励動作するように構成される。 - 特許庁

Here, a norm Vn is a norm of a vector of output voltage of an inverter INV, a norm Ia is a norm of a vector of actual currents id and iq, and a phase difference Δ is a phase difference between a current vector and a voltage vector.例文帳に追加

ここで、ノルムＶｎは、インバータの出力電圧のベクトルのノルムであり、ノルムＩａは、実電流ｉｄ，ｉｑのベクトルノルムであり、位相差Δは、電流ベクトルと電圧ベクトルとの位相差である。 - 特許庁

The on duration of one of two switching elements in diagonal positions of four switching elements Q1 to Q4 comprising a full-bridge inverter circuit INV is made shorter than the on duration of the other.例文帳に追加

フルブリッジ型のインバータ回路ＩＮＶを構成する４個のスイッチング素子Ｑ１〜Ｑ４のうち対角位置の２個のスイッチング素子のうちの一方のオン期間を他方のオン期間よりも短くする。 - 特許庁

The deciding circuit inputs outputs of analog comparators 2-1 and 2-2 for comparing an 'H' level side/'L' level side threshold values 2a and 2b with an input signal 2c and an INV signal 3c.例文帳に追加

本発明の判定回路は、「Ｈ」レベル側／「Ｌ」レベル側しきい値２ａ・２ｂと入力信号２ｃとを比較するアナログコンパレータ２−１，２−２の出力と、ＩＮＶ信号３ｃを入力とする。 - 特許庁

The signal generation unit assigns these four pulse signals to first to fourth enable signals ENB1 to ENB4 on the basis of a vertical count value generated on the basis of an inverter signal INV.例文帳に追加

信号生成部は、インバータ信号ＩＮＶに基づき生成される垂直カウント値に基づき、これら４つのパルス信号を、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４に割り当てる。 - 特許庁

A current detector CT is conventionally provided for detecting whether or not an overcurrent flows during operation of the inverter INV, thus additional hardware is not required to be provided for detecting a ground fault current.例文帳に追加

電流検出器ＣＴは従来からインバータＩＮＶの運転時に過電流が流れているか否かを検出するために設けられているので、地絡電流の検出のために新たにハードウェアが設けられる必要はない。 - 特許庁

Here, a norm Vn is a norm of a vector of output voltage of an inverter INV, a norm Ia is a norm of a vector of actual currents id and iq, and a phase difference Δ is a phase difference between a current vector and a voltage vector.例文帳に追加

ここで、ノルムＶｎは、インバータＩＮＶの出力電圧のベクトルのノルムであり、ノルムＩａは、実電流ｉｄ，ｉｑのベクトルノルムであり、位相差Δは、電流ベクトルと電圧ベクトルとの位相差である。 - 特許庁

Since both end voltage of a filter capacitor C10 rises when the both ends of the discharge lamp La is short-circuited, the operation of the inverter circuit INV is stopped by the abnormal rise of both terminal voltage of the filter capacitor C10.例文帳に追加

放電灯Ｌａの両端間が短絡すると平滑コンデンサＣ１０の両端電圧が上昇するから、平滑コンデンサＣ１０の両端電圧が異常上昇するとインバータ回路ＩＮＶの動作を停止させる。 - 特許庁

In a reading period, the data stored in the holding capacity C is reversed by the inverter INV and re-written in the holding capacity C even number of times, thus the logic level of the holding capacity C can be maintained.例文帳に追加

読出期間にあっては、保持容量Ｃに記憶されているデータをインバータＩＮＶで反転して、保持容量Ｃに再書き込みを遇数回実行するから、保持容量Ｃの論理レベルを維持することができる。 - 特許庁

Further, the display data DA and data inversion signal INV are transferred to data drivers of 2nd and succeeding stages through internal wires 31 and 32 from one chip to another, so that the display data DA are inputted to the data register 34 as well as the initial-stage data driver.例文帳に追加

また、表示データＤＡおよびデータ反転信号ＩＮＶは内部配線３１，３２を介して２段目以降のデータドライバにチップ間転送され、初段データドライバと同様に、表示データＤＡがデータレジスタ３４に取込まれる。 - 特許庁

A discharge resister Rd is connected between both ends of a smoothing capacitor C0 for partial smoothing, and makes electric charges of the smoothing capacitor C0 discharged, when oscillation of the inverter circuit INV is stopped due to the operation of the emissionless-state detecting circuit EL.例文帳に追加

部分平滑用の平滑コンデンサＣ０の両端間には、エミレス検出回路ＥＬの動作によるインバータ回路ＩＮＶの発振停止時に平滑コンデンサＣ０の電荷を放電させる放電抵抗Ｒｄが接続される。 - 特許庁

The surrounding noise NC+SC' is detected by the microphone 7 is normal use and input to a processing device 14 through a sound board 16 and converted into peripheral sound erasing sound component NCinv+SV' inv of a reverse phase at the peripheral noise erasing sound component generating part 141.例文帳に追加

通常使用時においてマイクロフォン7から採取され音声ボード16を経て処理装置14に入力される周辺音NC+SC'は、周辺音消去用音成分生成部141で逆位相の周辺音消去用音成分NCinv+SC'invとなる。 - 特許庁

At this time, the filtrating capacitor C10 is put in the parallel state in terms of equivalency and exhibits a filtrating action, so that the noise with high-frequency waves directed toward a DC power supply device is returned to an inverter circuit INV, so that power factor improving effects are obtained.例文帳に追加

この時、フィルタ用コンデンサＣ_10は等価的に並列状態となり高周波が直流電源装置側へ向かうノイズをインバータ回路ＩＮＶ側へ返すようにフィルタ作用を示すので、力率改善効果が得られる。 - 特許庁

To provide a driving method of a fuel cell power generating device which prevents original fuel system, air system, and electric system of a fuel cell from temporary disturbance in the case of INV re-try at system irregularity, and aims to prevent the deterioration of the fuel cell.例文帳に追加

系統異常時のＩＮＶリトライにおける燃料電池の原燃料系、空気系、電気系の一時的な擾乱を防止し、ひいては燃料電池の劣化防止を図った燃料電池発電装置の運転方法を提供する。 - 特許庁

In the standby, a PMOS transistor Q81 is turned on, a power source VDD (1.8 V) is selected as a circuit power source of the inverter INV (1), and a gate level of the PMOS transistor Q51 for output is set to the VDD level.例文帳に追加

そして、待機時には、ＰＭＯＳトランジスタＱ８１をＯＮし、インバータＩＮＶ（１）の回路電源として電源ＶＤＤ（１．８Ｖ）を選択し、出力用ＰＭＯＳトランジスタＱ５１のゲートレベルをＶＤＤレベルに設定する。 - 特許庁

Input variable terminal input 1[1] to input 1[k] are coupled with a floating gate FG of a νMOS inverter INV via paraelectrics C_1 to C_k, and a control variable terminal input 2 is coupled via a threshold data holding circuit HLD.例文帳に追加

νＭＯＳインバータＩＮＶのフローティングゲートＦＧに、入力変数用端子input1〔１〕〜input1〔ｋ〕を常誘電体容量Ｃ_1 〜Ｃｋを介して結合し、制御変数用端子input2をしきい値データ保持回路ＨＬＤを介して結合する。 - 特許庁

When high-pressure abnormality or abnormality in an INV (invertor) system do not occur in initial operation check, detections of all items of first data, second data and common data are permitted, and the detected data is stored in a storing section at a time interval t0.例文帳に追加

初期動作チェックで高圧異常又はＩＮＶ系異常が発生していなければ、第１データ、第２データ、共通データの全項目の検出を許可し、検出されるデータを時間間隔ｔ０で記憶部に格納する。 - 特許庁

When the abnormality in the INV system occurs, the detection of the first data is not permitted, the second data and the common data are detected, and the detected second data and common data are stored in the storing section at a time interval t2 (<t0).例文帳に追加

ＩＮＶ系異常が発生した場合には、第１データの検出を不許可にして第２データ及び共通データを検出し、検出される第２データ及び共通データを時間間隔ｔ２（＜ｔ０）で記憶部に格納する。 - 特許庁

The lighting circuit is provided with: a rectifier DB_1 for rectifying A.C. power AC; a chopper circuit CHP for subjecting the output of the rectifier DB_1 to DC-DC conversion; and an inverter circuit INV for subjecting the output of the chopper circuit CHP to DC-AC conversion.例文帳に追加

点灯回路は、交流電源ＡＣを整流する整流器ＤＢ_１と、整流器ＤＢ_１出力をＤＣ−ＤＣ変換するチョッパ回路ＣＨＰと、チョッパ回路ＣＨＰ出力をＤＣ−ＡＣ変換するインバータ回路ＩＮＶとを備える。 - 特許庁

Each of a U-phase arm circuit 1, V-phase arm circuit 2 and W-phase arm circuit 3 of the inverter device INV has transistors Q12, Q22, Q32 and diodes D12, D22, D32 connected in reverse parallel with the transistors Q12, Q22, Q32, respectively.例文帳に追加

インバータ装置ＩＮＶのＵ相アーム回路１，Ｖ相アーム回路２，Ｗ相アーム回路３は、それぞれ、トランジスタＱ１２，Ｑ２２，Ｑ３２と、トランジスタＱ１２，Ｑ２２，Ｑ３２に逆並列接続されたダイオードＤ１２，Ｄ２２，Ｄ３２とを有する。 - 特許庁

A control part CN makes the on/off control of switching elements Q1-Q4 of the inverter circuit INV, so that the output voltage at its output ends B and C turns into alternating rectangular wave voltages as well, when the discharge lamp La is being started (at no load) as is lighted.例文帳に追加

制御部ＣＮは、放電灯Ｌａの始動時（無負荷時）も点灯時もインバータ回路ＩＮＶの出力端Ｂ，Ｃの出力電圧が交番する矩形波電圧になるようにインバータ回路ＩＮＶのスイッチング素子Ｑ１〜Ｑ４をオンオフ制御する。 - 特許庁

In the alarm sound outputting sound component generating part 142, surrounding noise erasing sound component NCinv+SC' inv and alarm sound compensating sound component SC' superposed on the alarm sound SC from an alarm sound selecting part 143 is generated as an alarm sound outputting sound component SC+NCinv.例文帳に追加

警告音出力用音成分生成部142は、警告音選択部143からの警告音SCに周辺音消去用音成分NCinv+SC'inv及び警告音補償用音成分SC'を重畳したものを警告音出力用音成分SC+NCinvとして生成する。 - 特許庁

To solve the problem that torque pulsation cannot be reduced when a magnetic flux winding a coil of a stator of a rotary machine 10 deviates from a fundamental frequency by performing feed-forward correction of output voltage of an inverter INV in order to make phase current of the rotary machine 10 into the fundamental frequency.例文帳に追加

電動機１０の相電流を基本波とすべくインバータＩＮＶの出力電圧をフィードフォワード補正したのでは、電動機１０のステータの巻線を鎖交する磁束が基本波からずれる場合には、トルク脈動を低減できないこと。 - 特許庁

That is, since delay amounts of the respective delay lines DL1 to DLm are adjusted by the number of inverters INV having the same characteristic, it is possible to obtain m sampling clocks CK1 to CKm obtained by accurately shifting the phases of the sampling clocks by ΔT (Td/m) at a time.例文帳に追加

つまり、同一の特性を有するインバータＩＮＶの個数によって各遅延ラインＤＬ１〜ＤＬｍでの遅延量を調整しているため、互いの位相が正確にΔＴ（＝Ｔｄ／ｍ）ずつシフトしたｍ個のサンプリングクロックＣＫ１〜ＣＫｍが得られる。 - 特許庁

An inverter circuit INV has a series circuit of switching elements Q1 and Q2, and one end of the primary winding of a transformer T1 is connected to the output end, and an LC resonance circuit and a load circuit consisting of a discharge lamp La are connected to the secondary side of the transformer T1.例文帳に追加

インバータ回路ＩＮＶはスイッチング素子Ｑ１，Ｑ２の直列回路を有し、出力端にはトランスＴ１の一次巻線の一端が接続され、トランスＴ１の二次側にはＬＣ共振回路及び放電灯Ｌａからなる負荷回路が接続される。 - 特許庁

The output circuit includes an inverter INV (1), in which a PMOS transistor Q11 and a NMOS transistor Q21 are connected in series, and read-out data OUTHB from a memory cell is logic-reversed to output a gate signal of a PMOS transistor 51 for output.例文帳に追加

ＰＭＯＳトランジスタＱ１１とＮＭＯＳトランジスタＱ２１とが直列に接続されて構成され、メモリセルからの読み出しデータＯＵＴＨＢを論理反転して、出力用ＰＭＯＳトランジスタＱ５１のゲート信号を出力するインバータＩＮＶ（１）を設ける。 - 特許庁

Generation of a DC voltage component can be detected, when the integration signal s(sd) is generated; and an inverter pulse generator 3 adjusts the width of a conduction pulse signal to be supplied to each switching element of the inverter INV so that the DC voltage component is reduced.例文帳に追加

積分信号ｓ（ｓｄ）が発生すると直流分電圧が発生したことを検出でき、インバータパルス発生器３は、直流分電圧を減少させるように、インバータＩＮＶの各スイッチング素子に供給する導通パルス信号の幅を調整する。 - 特許庁

An inverter circuit INV has a series circuit of switching elements Q1 and Q2, and one end of the primary winding of a transformer T1 is connected to the output end, and an LC resonance circuit and a load circuit consisting of a discharge lamp La are connected to the secondary side of the transformer T1.例文帳に追加

インバータ回路ＩＮＶはスイッチング素子Ｑ１，Ｑ２の直列回路を有し、出力端にはトランスＴ１の一次巻線の一端が接続され、トランスＴ１の二次側には共振回路及び放電灯Ｌａからなる負荷回路が接続される。 - 特許庁

A circuit (INV) using FD-SOI MOS transistors each back gate of which is controlled by a voltage applied to each well is configured such that a voltage amplitude applied to each well is selected greater than an input voltage amplitude employs an MOS transistor dynamically switched to an enhanced mode and a depletion mode.例文帳に追加

ウエルによってバックゲートを制御するＦＤ−ＳＯＩを用いた回路（ＩＮＶ）において、ウエルの電圧振幅をゲートの入力電圧振幅よりも大きくし、またはダイナミックにエンハンス形とデプレッション形に変わるＭＯＳＴを使った回路にする。 - 特許庁

(5) The claim or claims shall -- (a) define the matter for which the applicant seeks protection; (b) be clear and concise; (c) be supported by the description; and (d) relate to one invention or to a group of inventions which are so linked as to form a single inv endive concept.例文帳に追加

(5)クレームは，(a)当該出願人が保護を求める事項を定義し，(b)明確かつ簡潔で，(c)発明の説明により裏付けられ，かつ(d)1発明又は単一の発明概念を形成するように連結された1群の発明に係わるものでなければならない。 - 特許庁

An SRAM comprises: a plurality of replica bit lines rplbt [0] to [p], which are arranged in a column direction; a plurality of replica memory cells RPLCELL which are respectively connected to the replica bit lines; and a plurality of inverters INV [0] to [p] which are respectively connected to the replica bit lines.例文帳に追加

ＳＲＡＭにおいて、列方向に配置された複数のレプリカ・ビット線ｒｐｌｂｔ［０］〜［ｐ］と、レプリカ・ビット線にそれぞれ接続された複数のレプリカ・メモリセルＲＰＬＣＥＬＬと、レプリカ・ビット線にそれぞれ接続された複数のインバータＩＮＶ［０］〜［ｐ］とを有する。 - 特許庁

The load circuit Z of the inverter circuit INV includes an LC resonance circuit and a period in which the load circuit Z is isolated from a filter capacitor C0 as a direct- current power supply is provided by turning off one of the switching elements in the diagonal positions in a period for which a resonance current flows.例文帳に追加

インバータ回路ＩＮＶの負荷回路ＺはＬＣ共振回路を含み、共振電流が流れる期間に対角位置の一方のスイッチング素子をオフにすることで、負荷回路Ｚを直流電源である平滑コンデンサＣ０から切り離す期間を設ける。 - 特許庁

The semiconductor integrated circuit has source follower MOS TRs Mn3, Mp4 whose mutual conductance is controlled according to 1st power supplies VDD1, VSS1 and receiving 2nd power supplies VDD2, VSS2 to supply an operating power supply to a MOS logic circuit INV.例文帳に追加

ＭＯＳ論理回路（ＩＮＶ）に動作電源を供給するために、第１の電源（ＶＤＤ１，ＶＳＳ１）に従って夫々相互コンダクタンスが制御され、第２の電源（ＶＤＤ２，ＶＳＳ２）が夫々供給されるソースフォロアＭＯＳトランジスタ（Ｍｎ３，Ｍｐ４）を有する。 - 特許庁

An arithmetic circuit 23 executes the AND operation of the output signal 115 of an inverter(INV) 15 and outputs a second clock signal 117 of a duty different from that of a first clock signal 116 outputted from a buffer circuit 19.例文帳に追加

演算回路２３は、遅延回路２１の出力信号１１１ａと、インバータ（ＩＮＶ）１５の出力信号１１５の論理積演算を行い、バッファ回路１９から出力される第１のクロック信号１１６とデューティの異なる第２のクロック信号１１７を出力する。 - 特許庁

Although a tube current I_L1 controlled into a control waveform INV of an inverter supplied in synchronism with frame cycles according to a blinking signal is cut off before as shown by I_L2, 30 to 60% of a current in an ON period is supplied even in an OFF period to continue discharge.例文帳に追加

ブリンキング信号に基づきフレーム周期に同期して供給されるインバータの制御波形ＩＮＶに制御される管電流Ｉ_Ｌ１を、従来ではＩ_Ｌ２のように遮断していたのに対し、オフ期間でもオン期間の３０％〜６０％で流し、放電を継続させる。 - 特許庁

The secondary pump reduction function 14B sets a value of an inverter output taken when an inverter pump 9-1 starts to enter a shutoff state, as a shutoff value INV_SHUT and, if an inverter output INV to the inverter pump 9-1 becomes equal to or lower than the shutoff value INV_SHUT, stops a constant speed pump 9-2 in operation.例文帳に追加

２次ポンプ減段機能１４Ｂは、インバータポンプ９−１が締切状態となり始める時のインバータ出力の値を締切値ＩＮＶ_SHUTとし、インバータポンプ９−１へのインバータ出力ＩＮＶが締切値ＩＮＶ_SHUT以下となった場合、運転中の定速ポンプ９−２を停止させる。 - 特許庁

The (n)th inverter circuit INVn different from the first inverter circuit INV1 continues self-excited oscillation by a positive feedback signal supplied from the third coil N3 (n-1) of the transformer (n-1) included in the (n-1)th inverter circuit INV (n-1).例文帳に追加

第１番目のインバータ回路ＩＮＶ１とは異なる第ｎ番目のインバータ回路ＩＮＶｎは、第（ｎ−１）番目のインバータ回路ＩＮＶ（ｎ−１）に含まれるトランス Ｔ（ｎ−１）の第３の巻線Ｎ３（ｎ−１）から供給される正帰還信号により自励発振を継続する。 - 特許庁

A through-current flowing into the inverter INV is reduced by increase of a resistance between the second terminal P2 and the node B, and the power consumption is reduced, and also a shift of threshold voltages of the transistors T14, T15 is suppressed to stabilize the operation of a shift circuit 21_k.例文帳に追加

従って、第２の端子Ｐ２とノードＢ間の抵抗の増加によってインバータＩＮＶに流れる貫通電流が低減されて消費電力が削減されるとともに、トランジスタＴ１４、Ｔ１５の閾値電圧のシフトが抑制されて、シフト回路２１_ｋの動作が安定する。 - 特許庁

A semiconductor module Ms is composed of a switching element Tq, a diode DP, a surge suppressing capacitor Cn, and an inverter circuit Inv, and further it is provided properly with terminals a-b for capacitors, a terminal to be connected with a rectifier circuit DB, a terminal to be connected with a control motor M, etc.例文帳に追加

半導体モジュールＭｓは、スイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成され、更に、コンデンサ用端子ａ〜ｂ、整流回路ＤＢに接続される端子、制御モータＭに接続される端子等が適宜設けられている。 - 特許庁

After the engine 3 is started, an engine speed is controlled at a constant-speed control mode so that the engine speed is kept at a preset engine speed, and the operation of an inverter INV is started after the engine speed is raised to the preset engine speed.例文帳に追加

【解決手段】エンジン３を始動した後、エンジンの回転速度を設定回転速度に保つように制御する定速制御モードでエンジンの回転速度を制御し、エンジンの回転速度を設定回転速度まで上昇させてからインバータＩＮＶの動作を開始させる。 - 特許庁

An inverter circuit part INV supplies power to a load circuit 1 through a leakage transistor LT1 by converting a DC voltage of a smoothing capacitor C1 into a high frequency voltage with switching elements Q1, Q2, and on/off of the switching elements Q1, Q2 is controlled with a control circuit part 2.例文帳に追加

インバータ回路部ＩＮＶは、平滑コンデンサＣ１の直流電圧をスイッチング素子Ｑ１，Ｑ２でスイッチングして高周波電圧に変換し、リーケージトランスＬＴ１を介して負荷回路１に電力を供給しており、スイッチング素子Ｑ１，Ｑ２のオン／オフは制御回路部２によって制御される。 - 特許庁

An AC voltage from an AC power supply AC is converted by a rectifier RF1 into a DC voltage, the DC voltage is inverted by an inverter INV into an AC voltage and transformed by a transformer TF, and then the output from the transformer TF is rectified by a rectifier RF2 to produce a DC current for charging a battery B.例文帳に追加

交流電源ＡＣの交流を整流器ＲＦ１で直流に変換し、この直流をインバータＩＮＶで交流に変換し、トランスＴＦで変圧し、トランスＴＦの出力を整流器ＲＦ２で直流に整流してから、バッテリーＢに充電をする。 - 特許庁

Since NDF-enable information and INV-point information include signals contrary to each other, these pieces of informations are inputted to a common eight stage protective processing section 22 where the number of times of receiving both pieces of information continuously can be counted.例文帳に追加

また、ＮＤＦ−ｅｎａｂｌｅ情報とＩＮＶ−ｐｏｉｎｔ情報も互いに背反な信号であるので、これらの情報を、共通の８段保護処理部２２入力して、この共通の保護処理部２２により、これら両方の情報の連続受信回数をカウント可能に構成する。 - 特許庁

A capacitor Cin is connected between a portion of generating high frequency voltage across the inverter circuit INV and an anode of the diode D1 to alternately repeat the condition that a current flows from an AC power supply AC therein and the condition that the smoothing capacitor C0 is charged with a high frequency.例文帳に追加

インバータ回路ＩＮＶにおける高周波電圧の発生部位とダイオードＤ１のアノードとの間にコンデンサＣｉｎが接続され、交流電源ＡＣからの電流が流れ込む状態と平滑コンデンサＣ０を充電する状態とが高周波で交互に繰り返される。 - 特許庁