「Memory Cache」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

When the data are transferred from the host device, a leading super cluster is written in a cache region CA_1 of a non-volatile solid memory whose high speed access is available, and the head is moved to a predetermined position, and data following since the movement of the head ends are written in a cache region CA_2 of the disk.例文帳に追加

ホスト装置からデータが転送された場合、先頭スーパークラスタを高速アクセスが可能な不揮発性固体メモリのキャッシュ領域ＣＡ_１に書き込み、その間、ヘッドを所定位置に移動させ、移動が終了した時点から続くデータはディスクのキャッシュ領域ＣＡ_２に書き込む。 - 特許庁

The high-speed processor system is provided with a CPU, a plurality of DRAMs connected in parallel, and a plurality of cache memories formed into a hierarchical structure, and each cache memory is provided with an MPU functioning as a processor having binary compatibility with the CPU.例文帳に追加

本発明に係る高速プロセッサシステムは、ＣＰＵと、複数個に並列接続されたＤＲＡＭと、階層構造に形成された複数個のキャッシュメモリを備え、各々のキャッシュメモリにはＣＰＵに対してバイナリ互換性のあるプロセッサとして機能するＭＰＵが夫々備えられている。 - 特許庁

When a free space is not enough even by this, image data of all document elements lower in cache priority than the document element of the request object and not currently used by any of data processing apparatuses is evicted from the cache memory 140, whereby the free space is enlarged.例文帳に追加

これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且ついずれのデータ処理装置からも使用中でないすべての文書要素の画像データをキャッシュメモリ１４０から追い出すことで空き容量を増大させる。 - 特許庁

After the lapse of one second from the last skip operation, the reproduction processing of the music data is carried out when the reproduction objective music data are stored in the cache memory, while the reproduction processing is carried out after the cache processing is performed when the reproduction objective music data are not being stored.例文帳に追加

また、最後のスキップ操作から１秒を経過すると、キャッシュメモリ内に再生対象の曲データが格納されている場合は、その曲データの再生処理を行い、再生対象の曲データが格納されていない場合は、キャッシュ処理を行ってから再生処理を行う。 - 特許庁

When data is transferred from a host device, the first supercluster is written in a cache area CA_1 of the quickly accessible nonvolatile solid memory, and a head is moved to a prescribed position during this write, and following data is written in a cache area CA_2 of the disk after the end of the movement.例文帳に追加

ホスト装置からデータが転送された場合、先頭スーパークラスタを高速アクセスが可能な不揮発性固体メモリのキャッシュ領域ＣＡ_１に書き込み、その間、ヘッドを所定位置に移動させ、移動が終了した時点から続くデータはディスクのキャッシュ領域ＣＡ_２に書き込む。 - 特許庁

In the cache memory system, each of a plurality of processors is can execute a no-data transfer store command, and each of a plurality of first storage hierarchical units outputs a transfer-control signal in response to occurrence of a cache miss hit when executing the no-data transfer store command by the corresponding processor.例文帳に追加

複数のプロセッサの各々は、データ転送なしストア命令を実行可能であり、複数の第１記憶階層部の各々は、自身に対応するプロセッサによるデータ転送なしストア命令の実行時にキャッシュミスヒットの発生に応答して転送制御信号を出力する。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

This system is provided with a request outstanding buffer(ROB) for recording the data request, a remote access cache(RAC) for caching the result of a preceding memory request to a request node and a directory (20) for recording the whole state of a cache line inside the system.例文帳に追加

上記システムは、データ要求を記録するための要求未了バッファ（ＲＯＢ）と、要求ノードに対し先行するメモリ要求の結果をキャッシュするための遠隔アクセスキャッシュ（ＲＡＣ）と、システム内のキャッシュラインの全域的ステートを記録するためのディレクトリ（２０）とを含んでなる。 - 特許庁

When a prefetch part prefetching an instruction code constituting the task before starting task execution based on the task management table is installed, cache mis-hit can be reduced since an instruction code of a new task is fetched in a cache memory when the new task is executed.例文帳に追加

そして、タスク管理テーブルに基づいて、タスクの実行開始までにタスクを構成する命令コードをプリフェッチするプリフェッチ部を備えることで、新たなタスクが実行状態になったときに、そのタスクの命令コードがキャッシュメモリ上に取り込まれていることになるため、キャッシュミスヒットを減らすことができる。 - 特許庁

A write-back processing part 46, when writing back new data on the cache memory later than data in the physical device 22 to a storage device, generates new parity data in a free area in the cache stripe area and then writes the new data and new parity to corresponding storage devices.例文帳に追加

ライトバック処理部４６は、物理デバイス２２のデータより新しいキャッシュメモリ上の新データを記憶デバイスに書き戻す際に、キャッシュストライプ領域内の空き領域を使用して新パリティデータを生成した後に、新データ及び新パリティを対応する記憶デバイスに書き込む。 - 特許庁

Then, the main control part 100 makes a parity generating circuit 421 or 521 in the relevant disk cache part read block data required for generating the updated parity data of the said stripe for the unit of a block through a cache memory 410 or 510 in the judged cache part 400 or 500 and generates correspondent parity data with the relevant parity generating circuit.例文帳に追加

そして主制御部１００は、上記ストライプの更新されたパリティデータをブロック単位で生成するのに必要なブロックデータを、判断したディスクキャッシュ部（４００または５００）内のキャッシュメモリ（４１０または５１０）を介して当該ディスクキャッシュ部内のパリティ生成回路（４２１または５２１）に読み込ませ、当該パリティ生成回路により対応するパリティデータを生成させる。 - 特許庁

When image/ sound data are inputted from the external to the memory interface 103, tag data indicating the image/sound data are stored in a prescribed area of the data cache memory 105 and the proces-sor operation part 100 refers to the tag data and executes processing corresponding to the attribute of the tag data.例文帳に追加

メモリインタフェースに外部から映像・音声データが入力されると、データキャッシュメモリの所定のエリアに映像・音声データであることを示すタグデータが記憶され、プロセッサ演算部はそのタグデータを参照し、その属性に応じた処理を行う。 - 特許庁

A process known as loading operation reads out an instruction and data from a cache memory element, decodes the instruction, converts a memory format into a register format, and writes the converted data in a register file block 56 in a floating point unit 50.例文帳に追加

キャッシュメモリ要素(81)からの命令及びデータの読み出し、該命令のデコード、メモリフォーマットからレジスタフォーマットへの変換の実行、及び該変換したデータの浮動小数点ユニット(50)のレジスタファイルブロック(56)への書き込みを行うプロセスは、ロード動作として知られる。 - 特許庁

When a system controller receives a memory access request from its follower processor, the controller broadcasts the received access request to a system bus and also outputs the cache state included in the tag information corresponding to a memory space x to be accessed to the system bus.例文帳に追加

システム・コントローラが配下のプロセッサからメモリ・アクセス要求を受け取ると、当該メモリ・アクセス要求をシステム・バス上にブロードキャストすると共に、アクセス対象のメモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力する。 - 特許庁

If the inspection data W and WW is not same as the read data, it is determined that the S byte area of the main storage device 2 is abnormal, and then the S byte area is assigned to an arbitrary memory area of the cache memory 5 to relieve the S byte area.例文帳に追加

検査データＷ，ＷＷと読み取ったデータとが同じでない場合、主記憶装置２のＳバイト領域が異常と見なし、そのＳバイト領域をキャッシュメモリ５の任意のメモリ領域に割り付けて該Ｓバイト領域を救済する。 - 特許庁

A decoder requests the memory read of decompressed data necessary for the decompression of the first command stored in the cache 104, and decodes the first command based on the decompressed data, and requests the memory write of the decompressed data acquired by decoding.例文帳に追加

デコーダは、キャッシュ104に格納された第一のコマンドの伸長に必要な既に伸長済みのデータのメモリ読出を要求し、伸長済みのデータに基づき第一のコマンドを復号し、復号によって得た伸長データのメモリ書込を要求する。 - 特許庁

In the control method for the disk array apparatus, a CPU of a first control module acquires other system state information which is decided by a battery and a nonvolatile memory of a second control module and indicates the data saving possibility of the cache memory of the second control module.例文帳に追加

ディスクアレイ装置の制御方法において、第１の制御モジュールのＣＰＵが、第２の制御モジュールのバッテリ及び不揮発性メモリによる、第２の制御モジュールのキャッシュメモリについてのデータ退避可否を示す他系状態情報を取得する。 - 特許庁

Since in the execution of a load command, the input of the succeeding command is executed using the data read out from the data memory 6 without waiting the hit detection results of the D-Cache D and the data memory 6, the latency of the loading command can be shortened, resulting in the improvement of the processor.例文帳に追加

ロード命令実行時にはD-Cache４やデータメモリ６のヒット検出結果を待たずに、データメモリ６から読み出したデータを用いて後続の命令を投機実行するため、ロード命令のレイテンシーを短縮でき、プロセッサの性能向上が図れる。 - 特許庁

Physical address remapping used to distribute memory access patterns over a plurality of physical memory devices is partially replicated by the compression status bit cache to efficiently integrate allocation and access of the backing storage device data with other user data.例文帳に追加

複数の物理的メモリデバイスにわたりメモリアクセスパターンを分配するのに使用される物理的アドレス再マッピングを圧縮状態ビットキャッシュにより部分的に複製し、バッキング記憶装置データの割り当て及びアクセスを他のユーザデータと効率的に一体化する。 - 特許庁

Prior to execution of a job, a section counter cache 36 is checked for existence of a required section counter and if it does not exist, a relevant section counter is copied from the first nonvolatile memory 32 to the second nonvolatile memory 35 and used.例文帳に追加

ジョブの実行に先立ち、必要な部門の部門別カウンタが部門別カウンタキャッシュ３６に存在するか否かを調べ、無いときは該当する部門別カウンタを第１の不揮発メモリ３２から第２の不揮発メモリ３５にコピーして使用する。 - 特許庁

To provide a data processor capable of selecting a mode for performing access to a cache memory in executing a read instruction in response to the content of an instruction to be executed posterior to the read instruction.例文帳に追加

読み出し命令の後に実行される命令の内容に応じて、読み出し命令の実行時にキャッシュメモリにアクセスするモードを選択可能なデータ処理装置を提供する。 - 特許庁

The once established power supply Vcc is subjected to self-maintaining during operation in which information recorded only in the cache memory of the part 28 is entirely recorded on an MO disk in a nonvolatile manner.例文帳に追加

そして、一旦確立した電源Ｖｃｃは、ＭＯドライブ部２８のキャッシュメモリにのみ記録された情報が総てＭＯディスクに不揮発的に記録される作動中は自己保持される。 - 特許庁

This hybrid storage device is provided with two storage regions such as a disk and a non-volatile solid memory, which are respectively provided with a disk cache region CA, a system region SA and a user region UA.例文帳に追加

ハイブリッド記憶装置は、ディスク及び不揮発性固体メモリの２つの記憶領域を有し、いずれもディスクキャッシュ領域ＣＡ、システム領域ＳＡ、ユーザ領域ＵＡを有する。 - 特許庁

To provide a method for realizing read cache control using the space of a buffer memory divided into segments so as to be managed by exclusive hardware.例文帳に追加

本発明の目的は、セグメントで分割管理したバッファメモリの空間を用いたリードキャッシュ制御を専用のハードウェアによって実現することを可能にする手段を提供する事である。 - 特許庁

In a cache memory area 23a of a client terminal 11, the common image and the unique images to be displayed are stored, with the unique images in the order of their priorities.例文帳に追加

クライアント端末１１のキャッシュメモリ領域２３ａには、共通画像と表示すべき固有画像とともに、優先順位が高い順番に優先して固有画像が記憶される。 - 特許庁

Processing in the local memory 16, such as address management and destruction of cache block copies 32, is performed by reference to an address translation table 34, a bank reference table 38 and a generation number table 39.例文帳に追加

ローカルメモリ１６内でのアドレス管理、キャッシュブロックのコピー３２の破棄時の処理等はアドレス変換テーブル３４、バンク間参照テーブル３８、世代番号テーブル３９を参照して行う。 - 特許庁

To transfer data on a disk efficiently to a cache memory and improve the performance of a disk device by allotting the waiting time for disk rotation without loss to a look-ahead and increasing the quantity of the look-ahead.例文帳に追加

ディスク回転待ち時間を無駄なく先読みに充当し、先読み量を増やすことで、ディスク上のデータを効率よくキャッシュメモリに転送し、ディスク装置の性能を向上させる。 - 特許庁

To change the number of segments at high speed in correspondence with the maximum amount of transfer of data from host in a medium storage device which changes the number of segments of a cache memory in correspondence with the amount of transfer from high order.例文帳に追加

上位からの転送量に応じてキャッシュメモリのセグメント数を切り替える媒体記憶装置に関し、上位の最大転送量に応じて、高速にセグメント数を切り替える。 - 特許庁

To make design efficient by designing an instruction queue clearing means of only one kind independently of the existence of an instruction cache memory as to an information processor provided with an instruction queue.例文帳に追加

命令キューを備える情報処理装置に関し、命令キャッシュメモリの有無に関係なく、１種類の命令キュークリア手段を設計すれば足りるようにし、設計の効率化を図る。 - 特許庁

To provide a page buffer wherein verification and reading of a program can be performed by a wired-OR system and which has a cache function, to provide a nonvolatile semiconductor memory device comprising the same and to provide its driving method.例文帳に追加

ワイアードオア方式でプログラム確認読み出しが可能であり、キャッシュ機能を有するページバッファとこれを含む不揮発性半導体メモリ装置、およびその駆動方法を提供する。 - 特許庁

To provide a semiconductor device that can increase cycle time under the restriction of chip size where an MPU(micro processing unit) and a DRAM as a secondary cache memory are mounted on the same chip.例文帳に追加

チップサイズの大きさという制約の下で、サイクル時間の高速化を実現し易い、同一チップ上にＭＰＵと２次キャッシュメモリとしてのＤＲＡＭが搭載された半導体装置を提供する。 - 特許庁

To provide a computer system without the need of mounting a cache memory of a large capacity while achieving performance improvement by acceleration and facilitating independent performance design for each function.例文帳に追加

高速化による性能向上、および機能ごとの独立性能設計の容易化を実現しつつ、大容量のキャッシュメモリの搭載を必要としない計算機システムを提供する。 - 特許庁

The control module is configured to provide the control word to an output of the transform function, to bypass the transform function, and to improve the computational efficiency if the control word is found in the cache memory.例文帳に追加

制御モジュールは、制御語がキャッシュメモリで発見される場合、制御語を変換関数の出力に提供し、変換関数を迂回し計算効率を高めるように構成される。 - 特許庁

Next, the instruction controller 10 decides whether or not there is a free space for two or more entries in an MIB in the L1 cache memory when it is decided that there is a free space in the instruction buffer.例文帳に追加

続いて、命令制御装置は、命令バッファに空きがあると判定された場合に、Ｌ１キャッシュメモリ内のＭＩＢに少なくとも２エントリ以上の空きがあるか否かを判定する。 - 特許庁

To realize the effective use of a band having a full duplex path at a low cost in the case of using the full duplex path for connection between a switch part and a cache memory part in a switch connection type disk array.例文帳に追加

スイッチ接続型ディスクアレイにおいて、スイッチ部とキャッシュメモリ部との接続に全二重パスを使用した場合に、全二重パスの持つ帯域の有効利用を低コストで実現すること。 - 特許庁

To provide a disk array device with a cache memory capable of realizing high performance and high reliability by making data resorable unless two abnormality occurrence addresses occur in the same block address.例文帳に追加

同一のブロックアドレスに異常発生アドレスが２個発生しない限りデータ修復を可能とし、高性能及び高信頼性を実現可能なキャッシュメモリ付きディスクアレイ装置を提供する。 - 特許庁

In response to the resource information request, resource information contents related to the relevant information request are searched from the cache memory and downlinked to a user terminal 102 of a request source by the processor.例文帳に追加

プロセッサは、リソース情報要求に応答して、当該情報要求に関連するリソース情報内容をキャッシュメモリから検索し、要求元のユーザ端末１０２へダウンリンクする。 - 特許庁

To reduce mirroring processing in data writing to a cache memory to enable a high-speed operation in a storage control device for controlling a physical disk group according to a host access by a pair of controllers.例文帳に追加

一対のコントローラにより、ホストアクセスに応じて物理デイスク群を制御するストレージ制御装置において、キャッシュメモリへのデータライト時のミラーリング処理を軽減し、高速動作を可能とする。 - 特許庁

An operator 34 reads out pixel data from respective registers and processes the pixel data in accordance with program codes and writes back a processing result to respective registers through a cache 38 or writes it in a memory.例文帳に追加

オペレータ３４は、各レジスタからピクセルデータを読み出し、プログラムコードにしたがって処理し、処理結果をキャッシュ３８を介して各レジスタに書き戻したり、メモリに書き込んだりする。 - 特許庁

A CPU 11 downloads the power down mode program 33 from the RAM 31 to the cache memory 12 to operate the small-volume closed program in a switch from a normal mode to the power down mode.例文帳に追加

ＣＰＵ１１は、ノーマルモードからパワーダウンモードに切換える際に、ＲＡＭ３１からパワーダウンモードプログラム３３を、キャッシュメモリ１２にダウンロードし、小容量で閉じたプログラムを実行する。 - 特許庁

Thus, because the picture preventing power off is displayed when writing the data through the write cache memory 34, the power is not turned off when writing the data.例文帳に追加

このように、ライトキャッシュメモリ３４を介してデータの書き込みを行う際に電源をオフしないような表示がなされるので、データの書き込みの際に電源がオフされることがなくなる。 - 特許庁

To exert the original performance of a cache by making the full bit of a tag address be a valid value regardless of memory capacity.例文帳に追加

メモリ容量に関わらずＴａｇアドレスが常に全ｂｉｔ有効値となり、キャッシュ本来の性能を発揮することができるキャッシュ制御方法およびキャッシュコントローラを提供する。 - 特許庁

Then, during a compression recording, sound data stored in the recording area for non-compressed data is read out and sounds are outputted via a sound cache memory 12B and a D/A converter.例文帳に追加

そして圧縮記録中に、非圧縮データ用記録領域に蓄積された音声データが読み出され、音声キャッシュメモリ１２ＢおよびD/Aコンバータを介して音声出力される。 - 特許庁

Address data are issued so as to specify a region of the plurality of read units respectively in a horizontal direction and a vertical direction, and reference image data are stored in the cache memory.例文帳に追加

本発明は、水平方向及び垂直方向がそれぞれ複数の読み出し単位である領域を特定するようにアドレスデータを発行して、参照画像データをキャッシュメモリに格納する。 - 特許庁

When data to be read is being read from a processor, a cache memory control device 1 detects whether or not the data expected to be read subsequently is cached.例文帳に追加

キャッシュメモリ制御装置１は、読み出し対象であるデータがプロセッサから読み出されている際に、引き続いて読み出されると予想されるデータがキャッシュされているか否かを検出する。 - 特許庁