「ONE-BIT」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

In a ciphering device 100, M is a plain sentence having (t) bits and a random number generator 101 generates a (k) bit random number R and a one bit random number (r).例文帳に追加

暗号化装置１００において、ｔビットの平文をＭとし、乱数発生器１０１よりｋビットの乱数Ｒ及びｌビットの乱数ｒを発生させる。 - 特許庁

The adder 11 reads and adds digital image signals, in a bit-by-bit manner, from LSB sides of the data storage units 152 in the column A/D circuits 150 of the neighboring two columns and stores them in an MSB side of the data storage unit 152 in one of the columns.例文帳に追加

加算器１１は、隣接する２列のカラムＡ／Ｄ回路１５０のデータ記憶部１５２のＬＳＢ側から１ビットずつデジタル画像信号を読み出して加算し、片方の列のＭＳＢ側のデータ記憶部１５２に記憶させる。 - 特許庁

A bit changer 103 changes the bit position so that bits inserted in a rate matching unit 102 are placed at a low error durability position in one symbol for doing the multi-value modulation, using rate match information 105.例文帳に追加

ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ部１０２にて挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにビット位置を入れ替える。 - 特許庁

One end of a sub-bit line SBL is connected to a common power source CDV through a drain selector DS, and the other end is connected to a main bit line MBL through a source selector SS.例文帳に追加

副ビット線ＳＢＬの一端をドレインセレクタＤＳを介して共通電源ＣＤＶに接続し、他端をソースセレクタＳＳを介して主ビット線ＭＢＬに接続する。 - 特許庁

To provide a semiconductor device in which the error of an uncorrectable pattern is corrected by adding the already uncorrectable pattern and one-bit fail bit, and to provide a testing method.例文帳に追加

既に訂正不可となっているパターンと、１ビットのフェイルビットの追加により、訂正不可となるパターンを誤り訂正する半導体装置及び試験方法の提供。 - 特許庁

The bit is changed with the passage of time in such a manner that one digit randomly selected from the bit string for all users is set to be NOT at every certain interval.例文帳に追加

前期時間経過に伴うビットの変化は、ある一定時間間隔毎に、全ユーザの前記ビット列において任意に選択された一桁をＮＯＴする。 - 特許庁

The match line is supplied with a charging current (Ip) having a restricted current value smaller than a match line current flowing in a one-bit miss state, but larger than a match line current flowing in an all-bit match state.例文帳に追加

このマッチ線に対し、１ビットミス時のマッチ線電流よりも小さくかつ全ビットマッチ状態のマッチ線電流よりも大きな電流値に制限される充電電流（Ｉｐ）を供給する。 - 特許庁

To make a flash memory, etc., of multiple bit configuration a basic element and to reduce test cost of a memory card performing an input-output operation of data in one-bit unit.例文帳に追加

多ビット構成のフラッシュメモリ等を基本素子とし、１ビット単位でデータの入出力動作を行うメモリカードの試験コストを低減する。 - 特許庁

The display layer (102) includes a plurality of information storage elements (26) that express the value of at least one data bit, and the appearance of each information storage element (26) varies depending on the value of the data bit.例文帳に追加

表示層(102)は、少なくとも１データビットの値を表現する複数の情報記憶要素(26)を含み、情報記憶要素(26)のそれぞれの外観はデータビットの値により異なる。 - 特許庁

A table storage part 155 stores an error rate table, in which the received bit string is made to correspond to an error rate that post data which are the data of one or more bits received later of the received bit string, is in error.例文帳に追加

テーブル記憶部１５５は、受信ビット列と、その受信ビット列のうちの後に受信された１ビット以上のデータである後データが誤っている誤り率とを対応付けた誤り率テーブルを記憶している。 - 特許庁

As to the ferromagnetic memory, one of the terminals of each of individual variable resistors belonging to the same row is connected with the same bit line and individual variable resistors belonging to the same column are placed in the vicinity of the same bit line.例文帳に追加

強磁性体メモリは、同一の行に属する可変抵抗器毎に、可変抵抗器の一方の端子が同一のビット線に接続され、同一の列に属する可変抵抗器毎に、可変抵抗器が同一のビット線の近傍にある。 - 特許庁

To provide a means for efficiently and economically evaluating a bit error rate of an optical disk when only one or a few numbers of bit error rate measurement devices are in need.例文帳に追加

１台のみあるいは少数台のビット・エラー・レート測定装置が必要な場合に、効率的かつ経済的に光ディスクのビット・エラー・レートを評価する手段を提供する。 - 特許庁

The second memory cell consists of a second resistance change element, having one end connected to a third bit line, and third and fourth FETs, connected in parallel between the other end of the second element and a fourth bit line.例文帳に追加

第２メモリセルは、一端が第３ビット線に接続される第２抵抗変化素子と、第２抵抗変化素子の他端と第４ビット線との間に並列接続される第３及び第４ＦＥＴとから構成される。 - 特許庁

Then, one bit each is read from 16 bits (S102), and a state of a prescribed frequency of a sound frame is changed according to a bit value (S111).例文帳に追加

続いて、この１６ビットから１ビットづつ読み込んで（Ｓ１０２）、音響フレームの所定周波数の状態をビット値に応じて変更する（Ｓ１１１）。 - 特許庁

For example, a result obtained by substituting one two-bit value by substitution and rearrangement based on another two-bit value has a value of EXOR operation between this pair and a pattern which can be called a vector.例文帳に追加

例えば、一つの２ビット値をもう一つの２ビット値をもとに換字と並べ替えで置換したものはこれらの組み合わせをＥＸＯＲ演算した値と共にベクトルとも云えるパターンを持つ。 - 特許庁

Relieving information consists of a memory identifier indicating that relieving information is any one out of the flash memory 2, the memory blocks 3_1-3_n and relieving data indicating that which memory bit is replaced by a redundant bit.例文帳に追加

救済情報は、フラッシュメモリ２、メモリブロック３_1 〜３_n のうち、いずれのものであるかを示すメモリ識別子とどのメモリビットを冗長ビットと置き換えるかを示す救済データとからなる。 - 特許庁

In this cutter bit 1, a main chip 3 is arranged in one end part or both end parts of the bit main body 2, while a strip-shaped side chip having a point edge part 9 is arranged in the side end part 2b.例文帳に追加

カッタービット１のビット本体２の一端部又は両端部には、主チップ３が備えられ、側端部2bには、尖端部分９を形成した短冊状のサイドチップ４が備えられる。 - 特許庁

After copy completion, when the pair is divided, the update position to a differential bit map set in each control part is stored, and at the time of rethink, the differential bit map is merged to one side control part, and copy processing is performed.例文帳に追加

コピー完了後、ペアを分割した場合、各制御部に設けた差分ビットマップへ更新位置を保持し、リシンク時に前記差分ビットマップを片側の制御部へマージしてコピー処理を行う。 - 特許庁

In more detail, two NMOS transistors are used as a pass gate of one group of bit line, two PMOS transistors are used as a pass gate of another group of bit line.例文帳に追加

さらに詳細には、２個のＮＭＯＳトランジスタは１組のビット線のパスゲートとして使用され、２個のＰＭＯＳトランジスタは別の組のビット線のパスゲートとして使用される。 - 特許庁

A plurality of selection bit lines selected to respectively write data having a plurality of bits are serially connected to one current path and receives a supply of bit line writing currents.例文帳に追加

複数ビットの書込データをそれぞれ書込むために選択される複数の選択ビット線は、１本の電流経路に直列に接続されて、ビット線書込電流の供給を受ける。 - 特許庁

One system of a plurality of D/A conversion systems is provided with a 1st D/A converter(DAC) 1 of N-bit conversion accuracy, and the other system is provided with a 2nd DAC 2 of N-bit conversion accuracy.例文帳に追加

複数のＤ／Ａ変換系の１つの系にはＮビット変換精度の第１のＤＡＣ１が、他の系にはＮビット変換精度の第２のＤＡＣ２がそれぞれ設けられている。 - 特許庁

Each processing element handles two bits of an input, generates one root bit and a residue, and compares two intermediate test variables and selects '1' or '0' for the root bit and a next residue according to the comparison result.例文帳に追加

各処理素子は、入力の２ビットを取り扱い、１つの根ビットと剰余を形成し、及び２つの中間試験変数を比較しかつ比較に基づいて根ビットと次の余剰に対して「１」か「０」を選択する。 - 特許庁

One bit line and two access data buses per port are used instead of conventional two bit lines and two access devices per port.例文帳に追加

従来のSRAMセルのポート当たり2本のビットラインおよびポート当たり2つのアクセスデバイスに換えて、ポート当たり1ビットラインおよび2つのアクセスデバイスを用いる。 - 特許庁

Also, a local bit line 14a is connected respectively to one side of a terminal connected to a complementary storage node of each memory cell 13 and a local bit line 14b is connected respectively to the other side of the terminal commonly.例文帳に追加

また、各メモリセル１３の、相補の記憶ノードにつながる端子の一方にはそれぞれローカルビット線１４ａを接続し、端子の他方にはそれぞれローカルビット線１４ｂを共通に接続する。 - 特許庁

During a reading/writing operation, the word line WL is activated, a data signal is inputted/outputted to predetermined one of the first and second bit lines BL0 and BL1, and a plate voltage is applied to the remaining bit line.例文帳に追加

読出/書込動作時には、ワードラインWLがアクティブされ、第１ビットラインBL0と第２ビットラインBL1のうち予め決められた何れか１つにデータ信号が入/出力され、残りのビットラインにプレート電圧が印加される。 - 特許庁

One bit of the bit map area 220 is made to correspond to the storage area (for example, 1 MB) equal to the maximum transfer length when copying data between the volumes to control the existence of the difference data of the respective storage areas on the volume.例文帳に追加

ビットマップエリア２２０の１ビットを、ボリューム間のデータコピーの際の最大転送長に等しい記憶領域（例えば１ＭＢ）に対応させることによってボリューム上の各記憶領域の差分データの有無を管理する。 - 特許庁

When such a pair of bits exists and noise having same level tendency is superimposed, the noise acts so as to negate the change of regular bit level to the bit of one side, and the change of level of a pair of bits in the opposite direction is lost.例文帳に追加

このようなビット対が存在すれば、レベル傾向の同じノイズが重畳したとき、その一方のビットには、必ず正規のビットレベル変化を打ち消すようにノイズが作用し、ビット対の逆方向のレベル変化は失われる。 - 特許庁

This image compression device applies compression coding to a digital image at a variable bit rate at the receipt of one digital image input and to digital images at a fixed bit rate, when a plurality of image inputs is received in the case of compressing the digital images with inter-frame correlation.例文帳に追加

ディジタル画像をフレーム相関をとって圧縮するに際して、入力が１つの場合は可変ビットレートにより、入力が複数のときには固定ビットレートにより圧縮符号化する。 - 特許庁

The first memory cell consists of a first resistance change element X, having one end connected with a first bit line, and first and second FETs connected in parallel between the other end of the element X and a second bit line.例文帳に追加

第１メモリセルは、一端が第１ビット線に接続される第１抵抗変化素子Ｘと、第１抵抗変化素子Ｘの他端と第２ビット線との間に並列接続される第１及び第２ＦＥＴとから構成される。 - 特許庁

This test circuit detects a bit in which a shift is caused in a write-in property in a memory cell array 1 as a defective bit using a method by which one axis write-in current of a difficult axis direction is applied.例文帳に追加

このテスト回路は、メモリセルアレイ１中の書き込み特性にシフトがあるビットを、困難軸方向の一軸書き込み電流を印加する手法を用いて不良ビットとして検出する。 - 特許庁

In a transmitter 1, a transmission signal to be obtained by a bit rate data output part 5 on the transmitting side and a sampling part 6 on the transmitting side is the one sampled by the frequency higher than the bit rate frequency.例文帳に追加

送信装置１において、送信側ビットレートデータ出力部５と送信側サンプリング部６によって得られる送信信号は、ビットレート周波数よりも高い周波数でサンプリングされた送信信号である。 - 特許庁

To provide a semiconductor device which can select sub-bit lines on the data side and reference side by one work line, and can solve problems of skews, noises, operating current and area, and its sub-bit line selection method.例文帳に追加

データ側とリファレンス側との副ビット線を１本のＺワード線で選択可能とし、スキュー、ノイズ、動作電流および面積の問題を解決することができる半導体装置およびその副ビット線選択方法を提供する。 - 特許庁

A signal correction circuit 2a corrects the doubling bit change in the digital video signal A into two pieces of one bit change.例文帳に追加

信号補正回路２ａは、この２倍ビット変化検出信号Ｂに基づき、デジタル映像信号Ａにおける２倍ビット変化を２つの１ビット変化へと補正する。 - 特許庁

A selector circuit 60 extracts any one of order bit streams HCBS1-HCBS8 from a bit stream subjected to matching, and then outputs it as detection data FD.例文帳に追加

セレクタ回路６０は、一致検出が行われたビット列から、位ビット列ＨＣＢＳ１ないしＨＣＢＳ８のいずれかを抽出した上で、検出データＦＤとして出力する。 - 特許庁

To provide an encoding method for providing a code string capable of uniquely correcting an error which does not satisfy d restriction by one-bit shift and detecting also a bit strip by using the regularity of the position of a minimum run length d.例文帳に追加

１ビットシフトによりｄ制約を満たさない誤りを一意に訂正でき、また、最小ランレングスｄの位置の規則性を用いてビットスリップの検出も可能な符号列を得る符号化方法を提供する。 - 特許庁

The circuit 304 is provided with a plurality of specific bit-generating circuits, which consist of a plurality of TFTs, respectively, and output one-bit random numbers, with each being based on the characteristic fluctuations of the plurality of TFTs.例文帳に追加

基板識別回路３０４は、複数の固有ビット生成回路を有し、各固有ビット生成回路は、複数のＴＦＴからなり、該複数のＴＦＴの特性ばらつきに基づいて１ビット乱数を出力する。 - 特許庁

When the bit 50a is replaced with a new one, the shutter 70 is separated from the turning body 62, the slit 46 is opened, the turning body 62 is rotated and driven, and the new bit is set to the original position and the replacement is completed.例文帳に追加

ビット５０ａが新ビットに交換されると、シャッター７０を回転体６２から離間させて、スリット４６を開放した後に、回転体６２を回転駆動して、新ビットを元の位置にセットすることで交換が完了する。 - 特許庁

A dummy bit line is disposed for each of the dummy memory cell columns (50a-50d), and a plurality of the dummy cells are simultaneously selected, when one word line is selected, so as to be connected to the corresponding dummy bit lines (DBLa-DBLd).例文帳に追加

ダミーセル列（５０ａ−５０ｄ）それぞれにおいてダミービット線を配置し、１つのワード線選択時同時に複数のダミーセルを選択して対応のダミービット線（ＤＢＬａ−ＤＢＬｄ）に接続する。 - 特許庁

A memory value of an adjacent one bit and a signal depending on adjacent two bits of an addition input are inputted to a CAM type memory cell consisting of MOS transistors, and a bit line is pulled down or pulled up according to an input value.例文帳に追加

隣接する１ビットのメモリ値と、加算入力の隣接する２ビットに依存する信号をＭＯＳトランジスタからなるＣＡＭ型メモリセルに入力し、入力値に従いヒット線をプルダウンないしはプルアップする。 - 特許庁

The light receiving device 20 selects one light receiving channel according to a control signal from the controller 22, and coverts the light intensity of the inside part of the light transmitting medium 16 into an n bit digital signal, and outputs the least significant bit.例文帳に追加

受光装置２０は、制御装置２２からの制御信号に基づいて、受光チャネルを１つ選択するか、光伝送媒体１６の内部の光強度をｎビットのディジタル信号に変換して最下位ビットを出力する。 - 特許庁

To generate a pseudo-random bit sequence having improved statistical characteristics by guiding a feedback bit from each generated sequence of a P-sub-sequence, and modifying the P-sub-sequence by one or a plurality of modifier bits.例文帳に追加

隣接した複数のＰサブシーケンスを含む主擬似ランダムビットシーケンスによって光ビームを変調することにより、光ビームが伝搬する媒体の回転を決定するための方法および装置を提供する。 - 特許庁

When each button tip is worn due to excavation and its cutting power is degraded, the bit is rotated 120 degrees, and by using one of remaining two sides of the triangle in place of the worn side, the life of the bit can be extended.例文帳に追加

ボタンチップが掘削により磨耗して切削力が低下した時、ビットを１２０度回転させて、残った三角形の二つの辺のうち、他の１辺に交替して使用することにより、ビット寿命を長くすることができる。 - 特許庁

At memory area 51, the most significant bit (bit 7) of each multi-valued data (in Fig. 5, data 0 - data 15) is gathered in order of each multi-valued data to be stored at one place as shown by a batched part.例文帳に追加

メモリ領域５１では、各多値データ（図５では、データ０乃至データ１５）の最上位ビット（ビット７）が各多値データ順に集められて、斜線部で示されるように１箇所にまとめて格納される。 - 特許庁

When the data to be transmitted are divided into blocks, one block is given variable length up to M bits; and the first block has ≤M-bit length and the second and succeeding blocks have M-bit fixed length.例文帳に追加

送信すべきデータを複数のブロックに分割するときに、１ブロックを最大Ｍビットまでの可変長とし、最初の１ブロックめをＭビット以下、２ブロックめ以降をＭビット固定長とにブロック分割する。 - 特許庁

When gradations are represented with (n) bits (n: an integer), each bit of a gradation represented in binary notation is divided into three bit groups, and one frame is divided into two subframe groups.例文帳に追加

ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割。 - 特許庁