「ONE-BIT」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

The switching section 284 uses the high speed clock CLK 3 from the clock conversion section 21 as a switching command, selects one bit each from the 10-bit data of the parallel form according to a prescribed order, provides an output of 1-bit data from an output terminal 284b, converts the parallel data into data of a serial form, and gives the resultant data to an output buffer 286.例文帳に追加

切替部２８４は、クロック変換部２１からの高速クロックCLK3を切替指令として用いることで、パラレル形式の１０ビットデータ中から１ビットずつ所定の順序に従って選択して出力端子２８４ｂから出力することで、パラレルデータをシリアル形式のデータに変換し、出力バッファ２８６に渡す。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

The switch groups SD0a-SD7a connect whole data lines DQ0-DQ63 to the outside of a memory module MMa at the time of a memory operation, and connect them to the input terminal of an exclusive NOR circuit EXa after common one bit data are written into each memory devices MD0-MD7 at the time of a test operation.例文帳に追加

スイッチ群ＳＤ０ａ〜ＳＤ７ａはデータ線ＤＱ０〜ＤＱ６３の全てを、メモリ動作時にはメモリモジュールＭＭａの外部に接続し、検査動作時には各メモリデバイスＭＤ０〜ＭＤ７に共通の１ビットデータが書き込まれた後にエクスクルーシブＮＯＲ回路ＥＸａの入力端に接続する。 - 特許庁

Next to the above, intermediate input from the electronic parts sector of other regions such as Chubu region and Kinki region amount much (approximately 200 billion yen, and approximately 190 billion yen respectively, around 5% of the total), and the intermediate input from the same sector in Tohoku region is little bit smaller, approximately 150 billion yen (3.7%), which is approximately one-sixth in input scale from Kanto region.例文帳に追加

以下、中部地域や近畿地域といった他地域の電子部品部門からの中間投入額（それぞれ約2,000 億円、約1,900億円で、全体の5% 程度）が多く、東北地域の同部門からの中間投入はこれよりやや少ない約1,500 億円（全体の3.7%）となっており、関東地域からの約6 分の1の投入規模である。 - 経済産業省

This semiconductor memory device is provided with a first non-volatile memory 14 having a first external interface and capable of recording one bit data in one memory cell; a second non-volatile memory 12 having a test terminal interface and capable of recording a plurality of data in one memory cell; and a control means 13 having a second external interface and for controlling a physical status inside the second non-volatile memory.例文帳に追加

半導体記憶装置は、第１外部インターフェイスを有し１つのメモリセルに１ビットのデータを記録することが可能な第１不揮発性メモリ１４と、テスト端子インターフェイスを有し１つのメモリセルに複数のデータを記録することが可能な第２不揮発性メモリ１２と、第２外部インターフェイスを有し前記第２不揮発性メモリ内部の物理状態を制御するように構成された制御手段１３とを具備する。 - 特許庁

A readout transistor 10 which reads data out by detecting the deviation of the polarization of the ferroelectric film of a selected ferroelectric capacitor 30 is connected to one end of a series circuit constituted by connecting multiple ferroelectric capacitors 30 successively in a bit-line direction and a memory cell block is composed of multiple ferroelectric capacitors 30, selection transistors 20, and one readout transistor 10.例文帳に追加

複数個の強誘電体キャパシタ３０がビット線方向に連続に接続されてなる直列回路の一端には、選択された強誘電体キャパシタ３０の強誘電体膜の分極の偏位を検知することによりデータを読み出す読み出しトランジスタ１０が接続されており、複数個の強誘電体キャパシタ３０、複数個の選択トランジスタ２０及び１個の読み出しトランジスタ１０によってメモリセルブロックが構成されている。 - 特許庁

A method of generating a prediction video includes: decoding a bit stream to restore information indicating one prediction mode for blocks of a plurality of color components constituting one sequence; and generating a prediction video of a current video by using a prediction mode that is uniformly applied to the blocks of the color components or by independently using a prediction mode for the blocks of the color components according to the restored information.例文帳に追加

ビットストリームを復号化することによって、一つのシーケンスを構成する複数の色成分のブロックに対する一つの予測モードを表す情報を復元するステップと、 前記復元された情報によって、前記色成分のブロックに一律的に適用される予測モードを使用したり、前記色成分のブロックに独立的に予測モードを使用して前記現在映像の予測映像を生成するステップと、を含むことを特徴とする。 - 特許庁

The method includes the steps of providing a differential phase shift keyed signal, inputting the differential phase shift keyed signal into a delay device adapted to split the differential phase shift keyed signal into at least two signals on at least two arms and to delay the signal on at least one arm by about one bit period, and coherently combining the signals on the at least two arms to produce alternate mark inversion and/or duobinary signals.例文帳に追加

方法は、差動位相偏移変調信号を提供する工程と、差動位相偏移変調信号を、少なくとも２つのアーム上で少なくとも２つの信号に分割し、少なくとも１つのアーム上の信号を、約１ビット期間だけ遅延されるようになされた遅延デバイスに、前記差動位相偏移変調信号を入力する工程と、 前記少なくとも２つのアーム上の信号をコヒーレントに結合する工程であって、それによって、交番マーク反転かつ／またはデュオバイナリ信号を生成する、コヒーレントに結合する工程とを含む。 - 特許庁

To provide a semiconductor device having a construction, in which a plurality of memory cells each including a first transistor, a second transistor and a capacitor element are arranged as a matrix, and a wiring that is also called a bit line for connecting one of the memory cells with another memory cell, and a source electrode or a drain electrode in the first transistor are electrically connected through the source electrode or a drain electrode in the second transistor.例文帳に追加

第１のトランジスタと第２のトランジスタと容量素子とを各々含む複数のメモリセルをマトリクス状に配置し、メモリセルの一と他のメモリセルとを接続する配線（ビット線とも呼ぶ）と、第１のトランジスタにおけるソース電極またはドレイン電極と、が、第２のトランジスタにおけるソース電極またはドレイン電極を介して電気的に接続した構成とした半導体装置を提供する。 - 特許庁

By the scalable non-loss audio encoder/decoder and the method thereof, a loss encoded loss bitstream is multiplexed with a non-loss bitstream, the streams are generated, transmitted as one output bitstream, a loss audio signal formed by restoring only the loss bitstream from the output bit stream or a non-loss audio signal formed by restoring all of the loss bitstream and the non-loss bitstream and mixing them is selectively restored.例文帳に追加

スケーラブル無損失オーディオ符号化／復号化装置及びその方法によれば、損失符号化された損失ビットストリームと無損失符号化された無損失ビットストリームとを多重化して１つの出力ビットストリームとして生成して伝送し、前記出力ビットストリームから損失ビットストリームのみを復元した損失オーディオ信号または損失ビットストリーム及び無損失ビットストリームを全て復元して混合した無損失オーディオ信号を選択的に生成しうる。 - 特許庁

An exemplary apparatus includes a window comparator 14 operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device 16 operative to sample the output signal; an event array counter 24 representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit 26 operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウントを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁

A user terminal device 3 holds a 1-bit transaction identification flag indicating whether a current transaction processing is being conducted or has been completed, does not transmit a commit message in each transaction processing except the last one among continuous multiple transaction processings, and transmits the transaction identification bit in place of the omitted commit message during transmission of second and subsequent request messages.例文帳に追加

ユーザ端末装置３は、現在のトランザクション処理について処理中であるか処理済みであるかを示す１ビットのトランザクション識別フラグを保持し、連続する複数回のトランザクション処理における最終回を除く各トランザクション処理においてコミットメッセージを送信しないで、２回目以降の要求メッセージの送信時に、省略されたコミットメッセージの代わりに前記トランザクション識別ビットを送信する。 - 特許庁

In this polling method in the digital radio communication system, a frame format of a polling response signal transmitted to a base station from each terminal station is a frame format composed of one frame, wherein a periodical bit pattern is arranged at the head of the frame format in the polling method in the digital radio communication system by a method for collecting the information of a plurality of respective terminal stations by polling.例文帳に追加

デジタル無線通信システムにおけるポーリング方法は、複数の各端末局の情報をポーリングにより収集する方式のデジタル無線通信システムにおけるポーリング方法において、上記各端末局から基地局に送信すべきポーリング応答信号のフレームフォーマットを該フレームフォーマットの先頭部に周期的なビットパターンが配置された１フレーム構成のフレームフォーマットとするものである。 - 特許庁

The forward link acknowledgment channel driver for wireless communications comprises: a block encoder which receives an ACK/NAK message having at least one bit, and operates to encode the ACK/NAK message with a generator matrix to produce a codeword; a first mapper which maps the codeword into a first binary signal; and a first mixer which mixes the first binary signal with a first orthogonal spreading code.例文帳に追加

無線通信用の順方向リンク肯定応答チャネルドライバであって、前記ドライバは、少なくとも１ビットを有するＡＣＫ／ＮＡＫメッセージを受信するように構成されているブロックエンコーダであって、前記ブロックエンコーダは、前記ＡＣＫ／ＮＡＫメッセージを生成行列で符号化して符号語を生成するように動作する、前記ブロックエンコーダと、前記符号語を第１のバイナリ信号にマッピングするように構成されている第１のマッパと、前記第１のバイナリ信号を第１の直交拡散符号と混合するように構成されている第１のミクサと、を備える。 - 特許庁

The method for encoding digital data includes a stage for generating band expansion information by outputting band-limited data by performing band expansion encoding of digital data, a stage for encoding the band-limited data into a hierarchical structure having a base layer and at least one higher layer so that a bit rate can be adjusted, and a stage for multiplexing the encoded band-limited data and band expansion information.例文帳に追加

デジタルデータを帯域拡張符号化して帯域制限データを出力して帯域拡張情報を生成する段階と、前記帯域制限データを、ビット率を調節可能に基底階層と少なくとも１つの上位階層とを有する階層構造に符号化する段階と、符号化された帯域制限データと前記帯域拡張情報とを多重化する段階とを含むことを特徴とするデジタルデータを符号化する方法である。 - 特許庁

This method comprises steps of: setting a first HS-PDSCH code according to a variable "HS-PDSCH Code Index" of an "HS-SCCH less information element before a user equipment activates an HS-SCCH less operation mode; and setting a second HS-PDSCH code according to a Boolean variable of the HS-SCCH reduction information element, wherein the Boolean variable is indicated by one bit.例文帳に追加

方法は、ＵＥでＨＳ−ＳＣＣＨ削減動作（ＨＳ−ＳＣＣＨ ｌｅｓｓ ｏｐｅｒａｔｉｏｎ）モードを起動する前に、ＨＳ−ＳＣＣＨ削減情報要素のうちＨＳ−ＰＤＳＣＨ Ｃｏｄｅ Ｉｎｄｅｘ変数に基づいて第一ＨＳ−ＰＤＳＣＨチャネルコードを設定する段階と、ＨＳ−ＳＣＣＨ削減情報要素のうち、１ビットで表示されるブール変数に基づいて第二ＨＳ−ＰＤＳＣＨチャネルコードを設定する段階とを含む。 - 特許庁

The non-volatile memory element has a plurality of memory transistors disposed on a semiconductor substrate with a NAND string, string selection transistors disposed at one-side ends of the plurality of memory transistors on the semiconductor substrate, ground selecting transistors disposed in other ends of the plurality of memory transistors on the semiconductor substrate, and a bit line electrically connected to the semiconductor substrate and to the gate electrode of the ground selecting transistor.例文帳に追加

本発明は、半導体基板上にＮＡＮＤストリングで配置された複数のメモリトランジスタと、複数のメモリトランジスタ一端の半導体基板上に配置されたストリング選択トランジスタと、複数のメモリトランジスタ他端の半導体基板上に配置された接地選択トランジスタと、半導体基板及び接地選択トランジスタのゲート電極に電気的に連結されたビットラインと、を備える不揮発性メモリ素子である。 - 特許庁

The semiconductor comprises a plurality of memory cells interconnected in series each having a floating gate and a control gate; two selection transistors connected across the plurality of memory cells; a bit line that contacts the impurity region of one of the two selection transistors; and a ground line that contacts the impurity region of the other of the two selection transistors.例文帳に追加

フローティングゲイトと、コントロールゲイトとを有し、互いに直列に接続された複数のメモリーセルと、前記複数のメモリーセルを挟んで接続された２つの選択トランジスタと、前記２つの選択トランジスタの一方の選択トランジスタの不純物領域とコンタクトするビット線と、前記２つの選択トランジスタのもう一方の選択トランジスタの不純物領域とコンタクトするアース線とを有していることを特徴とする。 - 特許庁

When a start edge timing (a start timing) of transmission data TXD start bit is detected, the transceiver samples the transmission data TXD at the time of second sampling edge after the start timing using a sampling SCK having four sampling edges per one bus clock BCK cycle after synchronizing to the bus clock BCK, and afterwards, samples (latches) the transmission data TXD at every four sampling edge timing.例文帳に追加

送信データＴＸＤのスタートビットの開始エッジのタイミング（開始タイミング）が検出されると、バスクロックＢＣＫに同期し、そのバスクロックＢＣＫの１周期当たり４個のサンプリング用エッジを有するサンプリングＳＣＫを用い、開始タイミングを起点として２個目のサンプリング用エッジのタイミングで送信データＴＸＤをサンプリングし、以後、４個目のサンプリング用エッジのタイミング毎に、送信データＴＸＤをサンプリング（ラッチ）する。 - 特許庁

The device includes a window comparator operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device operative to sample the output signal; an event array counter representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウンタを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁

The low bit rate coding apparatus for coding image data obtained by interlace scanning generates block non-interlace data and block interlace data, selects either one of the generated data, codes the selected data, adds information indicating the selected data to the coded data, and uniformly codes the image data in a series of process including the coding by a pair of predetermined basic processing blocks continued in a common vertical direction.例文帳に追加

インターレース走査により得られる画像データを符号化する高能率符号化装置では、ブロックノンインターレースデータとブロックインターレースデータとを生成し、当該生成されたそれぞれのデータの内のいずれか一方のデータを選択して符号化を行い、どちらのデータを選択したかを示す情報を上記符号化されたデータに付加し、そして、これら符号化を含む一連の処理における画像データを、共通な垂直方向に連続するペアの所定の基本処理ブロックによって統一的に行う。 - 特許庁

The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.例文帳に追加

少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁

The former chairperson of a subsidiary of Shinsei Bank, of which the government is a major shareholder, has taken up a post as an advisor to a bank that would be a conflict of interest under laws and regulations. From the perspective of the government, it does not make sense to me that this could happen in relation to a problem that could potentially be damaging; also from the perspective of the supervisory agency that is supervising both two companies, what could be beneficial to one company could be detrimental to the other. It is a bit hard to understand that an officer would be shared between banks where a conflict of interest exists in their relationship. It may also give rise to substantial difficulties in supervision. What are your thoughts on this? 例文帳に追加

国が大株主である新生銀行の子会社の会長をやっていた人間が、法定で利益相反関係にある銀行の顧問に就任しました。国にとって、もしかしたらダメージがあるような問題に関してそういうことになっているというのは、やはりどうしても私としてはおかしいと思うのですけれども、監督官庁としても2つとも監督していてどっちかにプラス・マイナスが起きる。つまり、利益が相反する関係になっている銀行の間で、そこの役員がわたるということはちょっと理解しがたいというか、監督上も非常に難しいことになるのではないかと思うのですが、この点いかがでしょうか。 - 金融庁

Simultaneously, how should insurance be regulated and supervised from now on? I believe insurance in China is not as advanced as in Japan yet. But then again, Japan’s insurance industry has experienced falling stock prices and interest rates over the past decade and suffered a long period of winter-like hardship: the insurance sector, where they have something called “expense profits”, “interest gain” and “mortality profits”, the interest gain was so squeezed that at one point, negative carry was more than 1 trillion yen. In the United States, the federal government will be establishing a division in charge of insurance for the first time within the federal government organization under the financial reform legislation. As you know, basic supervision of insurance in the United States is conducted on a state-by-state basis. Despite the fact that AIU—the world’s biggest private insurance company—was effectively nationalized in the United States, the insurance industry has been a bit of a blind spot in that any attempts in the past to negotiate with the central government often resulted in being told that it was a matter for the state government. The United States is a federal republic comprised of states, so in that sense, insurance varies from state to state in tax and other aspects. 例文帳に追加

しかし、同時にそれでは今から保険の行政に関してどういう点をやっているのか。まだ日本ほど保険が進んでいるとは思っておりませんけれども、しかし同時に、日本の保険業界もご存じのように大変ここ10年間株価は下がる、あるいは金利が下がるということで、費差益・利差益・死差益というのが保険業にはございますが、本当に利差益が少なくて大変一時は末端逆ざやが1兆円余の保険業界でもあるというような冬の時代が長く続きましたけれども、多くのかなりの、我々が27年前に通ったころは、日本の名前がついた生命保険会社法だったのですけれども、今色々な外資からも変わったところもありますので、そんなことを含めて今度アメリカでも保険ということが、ご存じのようにアメリカは保険の基本的監督は州単位なんですよ、アメリカの政府は。州単位で保険をやっていまして、連邦政府というのは、金融規制改革法で初めて連邦政府の中に保険担当の部署をつくるんですよ、今度初めて。しかしながら、AIUなんていう世界で一番大きな民間保険会社をアメリカは実質国営化しましたけれども、そこら辺で保険業界というのはちょっと穴と言ったらおかしいけれども、中央政府と今まで交渉しましても、これは中央政府の話だということもしばしばございまして、そういった意味で保険というのはなかなか、アメリカは合衆国ですから、税金なんかも州によって違いますね。 - 金融庁