「ONE-BIT」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

About at least one of horizontal links 9 provided in parallel, the eccentric shaft 18 of the crank mechanism constituting the driving device is pivotally supported to that horizontal link 9 through an eccentric bearing 25, a servomotor 29 for turning the eccentric ring 27 of the eccentric bearing 25 bit by bit is attached to the horizontal link 9, which is finely adjustable forward and backward by turning the eccentric ring 27.例文帳に追加

並列する横リンク９のうちの少なくとも一本について、前記駆動装置Ｂを構成するクランク機構の偏心軸１８をその横リンク９に偏心ベアリング２５を介して軸着し、且つ、当該の横リンク９に、偏心ベアリング２５の偏心リング２７を小刻みに回動させるサーボモータ２９を取り付け、偏心リング２７の回動により当該横リンク９を前後に微調整可能にした。 - 特許庁

At transfer of data between a host device 100 and an electronic disk sub-system SS, equipped with a memory part 121 constituted of a DRAM CRC is operated as error check, and the presence or absence of an error which is the CRC result is added to data as a flag bit constituted of one bit, and the data are transferred and stored in the memory part 121.例文帳に追加

上位装置１００と、ＤＲＡＭからなるメモリ部１２１を備えた電子ディスクサブシステムＳＳとの間でデータ転送を行う際に、エラーチェックとしてＣＲＣを行い、そのＣＲＣ結果であるエラーの有無を、1ビット構成のフラグビットとしてデータに付加して転送し、メモリ部１２１に格納する。 - 特許庁

A copy guard device 1 subjects a digital audio signal to scrambling processing and is provided with a latch circuit 11, which holds plural word data of the digital audio signal, and switch circuits 13L and 13R which exchange data in one word (for example, the first bit) out of plural word data held in the latch cireuit 11 and data of another word (for example, 23rd bit).例文帳に追加

ディジタルオーディオ信号にスクランブル処理を施すコピーガード装置１であり、ディジタルオーディオ信号の複数のワードデータを保持するラッチ回路１１と、ラッチ回路１１にに保持された複数のワードデータのうち、１ワード内のデータ（例えば第１ビット）と他のワードのデータ（例えば第２３ビット）とを入れ替えるスイッチ回路１３Ｌ，１３Ｒとを有する。 - 特許庁

In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.例文帳に追加

ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁

The relevant procedural rules under customary international law (such as res judicata and the avoidance of a multiplicity of proceedings) are applicable to cases whose disputes are identical.　 The parties to disputes, and the facts and causes of actions in respect thereof must be the same in order for disputes to be identical under international law. Accordingly, such rules cannot be applicable to cases involving both one dispute under the EPA/BIT and another under the WTO Agreement, which are different agreements.例文帳に追加

このとき、既判力の原則や二重訴訟禁止 の原則等の一般国際法上の手続法的原則は、全て紛争の同一性（国際法上、２以上の紛争が同 一であるためには、それらの当事国、事実、請 求原因が同一でなければならない）を前提とし ており、常に異なる協定に基づくEPA 及び BIT の紛争とWTOの紛争の関係には、これら の原則は適用できない。 - 経済産業省

Electronic watermark data is effectively placed in at least one of bit positions, e.g., of an integer portion, of the average value of selected at least one of chrominance portions of up to each block, on up to a frame-by-frame basis.例文帳に追加

電子透かしデータが、フレーム単位までの、各ブロックまでの複数のクロミナンス部分の少なくとも１つの選択されたクロミナンス部分の平均値の、例えば整数部分などの、複数のビット位置の少なくとも１つのビット位置に効果的に入れられる。 - 特許庁

A weighting holding part 16 holds the video data and audio data of one interleaving frame, and a weighting bit replacing part 20 selectively reads out bits of the same weight of the holding data to configure one word for each of the bits of the same weight.例文帳に追加

重み付け保持部16は１インタリーブフレームの映像データおよび音声データを保持し、重み付けビット入れ換え部20は、保持されたデータのうちの同じ重みのビットを選択的に読み出して、同じ重みのビットごとに１ワードを構成する。 - 特許庁

The sense amplifier control circuit performs control to stop the operation of one of the sense amplifier rows 11(E) and 11(O) and operate the other one while the predetermined potential is supplied to the bit line BL connected to each sense amplifier 20 to apply stress.例文帳に追加

センスアンプ制御回路は、センスアンプ列１１（Ｅ）、１１（Ｏ）のうち、一方の動作を停止させて各センスアンプ２０に接続されるビット線ＢＬに対し所定の電位を供給してストレスを印加した状態で、他方を動作させるように制御する。 - 特許庁

A unit cell constituting a memory of one bit is constituted of two magnetic resistance elements R22a, R22b magnetized so that respective direction of magnetization is reverse direction, and one semiconductor switch element T22 for selecting these magnetic resistance elements.例文帳に追加

１ビットのメモリを構成する単位セルが、互いの磁化の向きが反対向きとなるように磁化される２個の磁気抵抗素子Ｒ２２ａ、Ｒ２２ｂと、これら磁気抵抗素子を選択するための１つの半導体スイッチ素子Ｔ２２とから構成されている。 - 特許庁

This may comprise altering a Booth recorded bit group to select a negative zero instead of a zero as a partial product, and suppressing addition of the value one to the partial products (thus effectively subtracting the value one).例文帳に追加

これは、部分積としてゼロの代わりに負のゼロを選択するためにブースリコードされたビットグループを変更すること、および部分積への値１の加算を抑制すること（したがって、値１を効果的に減算すること）を備えることができる。 - 特許庁

In quantization for obtaining data on each recording head, recorded data of a large dot (5 pl) is defined as data having 2 bits per one pixel, and recorded data of a medium and small dot (2 pl and 1 pl) is defined as data including 1 bit per one pixel.例文帳に追加

各記録ヘッドのデータを得るための量子化において、大ドット（５ｐｌ）の記録データを１画素当りのビット数が２ビットのデータとし、中、小ドット（２ｐｌ、１ｐｌ）の記録データを１画素当りのビット数が１ビットのデータとする。 - 特許庁

(A) shows an example wherein information symbol stream or bit stream to be transmitted by channels CH1 to CHn are shown and one octal multi-valued symbol or three information bits are grouped every one- symbol period and made to correspond to octal symbols.例文帳に追加

（Ａ）はＣＨ１からＣＨｎまでの各チャネル毎の伝送すべき情報シンボル列又はビット列を示し、１シンボル期間当たり８値の多値シンボル１つ又は情報ビット３つをグループ化して８値シンボルに対応させた例を示す。 - 特許庁

In the ferroelectric storage device, operation processes in which one of data reading, data rewriting, and data writing is performed for at least one selected cell of a plurality of ferroelectric memory cells formed at each cross point of a plurality of word lines and a plurality of bit lines are performed repeatedly.例文帳に追加

強誘電体記憶装置では、複数のワード線及び複数のビット線の各交点に形成される複数の強誘電体メモリセルの少なくとも一つの選択セルに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁

A simple address comparison circuit 6 compares the own address information in the specified number of bits with data one by one bit each and a 3-error discrimination section 7 compares the number of error bits being the result of comparison with a predetermined number.例文帳に追加

簡易アドレス比較回路６は、これらの規定ビット数の自アドレス情報と、データとを、簡易アドレス比較回路６が１ビットずつ比較し、比較結果の誤りビット数を予め定められた所定数と３誤り判定部７が比較判定する。 - 特許庁

An MRAM 10 is constituted by making one memory cell comprise 2 MTJ elements 1 and 2 and a single MOS transistor 8, and arranging the respective MTJ elements 1 and 2 at the intersection positions of 2 word lines 4a and 4b corresponding to each of them and one common bit line 3 common to both of them.例文帳に追加

ＭＲＡＭ１０を、１メモリセルが２個のＭＴＪ素子１，２と単一のＭＯＳトランジスタ８を含み、各ＭＴＪ素子１，２を、それぞれに対応した２本の書き込みワード線４ａ，４ｂと、両者に共通の１本の共通ビット線３との交差位置に配置して構成する。 - 特許庁

One-bit random numbers are generated by setting up '0' when either one of the detectors 12, 13 detects a lump of photons and setting up '1' when the other detector detects a lump of photons and random numbers of optional bits are generated by enumerating continuous 1-bit random numbers.例文帳に追加

２個の検出器１２、１３のうち一方が光子塊を検出した場合を０、もう一方が光子塊を検出した場合を１として１ビット乱数を生成し、連続するこの１ビット乱数の羅列でもって任意のビットの乱数を生成させる。 - 特許庁

Thereby, the transistor Qn6 or Qn7 is turned on by the other side or one side of the bit lines being in a logic 'H' level, a data line of one side or the other side of data lines being in a logic 'L' level is dropped to ground potential at high speed.例文帳に追加

これにより、論理「Ｈ」レベルである他方または一方のビット線によりそれぞれトランジスタＱｎ６またはＱｎ７がオンとなり、論理「Ｌ」レベルである一方または他方のデータ線が接地電圧にまで高速に引き下げられる。 - 特許庁

Also, the display device is equipped with a maximum brightness detection means which detects the maximum brightness for every pixel in place of the bit discrimination means, and turns off the remaining period of the one color modulation period T according to the maximum brightness of the remaining period of the one color modulation period T.例文帳に追加

また、ビット判別手段３に代えて画素毎の最大輝度を検出する最大輝度検出手段を備え、光源をＯＦＦするタイミングは、最大輝度検出手段の検出結果に応じ、１色変調時間Ｔの残り期間を最大輝度に応じてＯＦＦする。 - 特許庁

One end in source and drain diffusion layers for a transistor Tr is connected to a bit line BL and the other end at one end of a ferroelectric capacitor C, and both a gate for the transistor Tr and the other end of the ferroelectric capacitor C are joined with a word line WL.例文帳に追加

強誘電体メモリのセルの構成として、強誘電体キャパシタの一端をワード線に接続することで、従来必要であったプレート線を排除し、ワード線及びビット線のみの制御で書き込み及び読み出しを可能とする。 - 特許庁

In modulation/ demodulation parts 13 and 23, the burst period of a large amplitude is detected out of signals mutually transmitted between an OCU 1a and a DSU 6 and at the interval of one burst cycle, the binary data of one bit are superimposed on the large amplitude burst period in correspondence with the sine wave of two wavelengths.例文帳に追加

変復調部１３、２３では、ＯＣＵ１ａとＤＳＵ６との間で相互伝送される信号うちの大振幅のバースト期間を検出し、バースト一周期毎に１ビットの二値データを二波長の正弦波に対応させ大振幅バースト期間に重畳する。 - 特許庁

To provide a storage-device-implemented method for estimating one or more channel parameters of a storage device including a read channel and a storage medium with a bit sequence stored on the storage medium, in one embodiment.例文帳に追加

一実施形態において、読み取りチャネル、およびビット・シーケンスが記憶された記憶媒体を含む記憶デバイスの１つまたは複数のチャネル・パラメータを推定するための、記憶デバイスにより実装される方法を提供すること。 - 特許庁

When the data length of the coded data exceeds (2×K-1) times as long as the bus bit length while it does not exceed 2×K times, a first portion is output to the bus after being divided into one or a plurality of times, and a second portion and a third portion are output to the bus after divided into one or a plurality of times.例文帳に追加

符号化されたデータのデータ長がバスのビット長の２×Ｋ−１倍を超え２×Ｋ倍を超えない時は、第１の部分を１回または複数回に分割してバスに出力し、第２の部分と第３の部分を１回または複数回に分割してバスに出力する。 - 特許庁

A word line (e.g. WL3A) connected electrically to one side (e.g. MC1) of two memory cells constituting one bit and a word line (e.g. WL3B) connected electrically to the other side (e.g. MC2) are arranged in mutually opposite sides which hold the sense amplifier in between.例文帳に追加

１ビットを構成する２つのメモリセルの一方（たとえばＭＣ１）に電気的に接続されたワード線（たとえばＷＬ３Ａ）と、他方（たとえばＭＣ２）に電気的に接続されたワード線（たとえばＷＬ３Ｂ）とはセンスアンプを挟んで互いに逆側に配置されている。 - 特許庁

Preferably, in order to display the size, the shape and the position of the region in the digital image, at least one value of the size parameter and at least one value of the shape evolution parameter are encoded, and a bit stream of a video sequence is generated.例文帳に追加

好ましくは、デジタル画像内の領域のサイズ、形状および位置を表示するために、少なくとも１つのサイズパラメータおよび形状進化パラメータの値が符号化され、ビデオ・シーケンスのビットストリームが生成される。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

In at least two mobile communication devices capable of direct data communication based on radio wave, one of the devices transmits inspection data (BER (bit error rate) data), while the other device receives the BER data and loop it back to one device.例文帳に追加

電波を用いた直接的なデータ通信が可能な、少なくとも２以上の移動体通信機器において、一方の移動体通信機器から検査用データ（ＢＥＲデータ）を送信し、他方の移動体通信機器において当該ＢＥＲデータを受信し、折返す。 - 特許庁

On the other hand, in the case that one page, one copy and color output are specified for the received data for instance, the formatter part 8 develops the data into color bit map image data and outputs them through the core part 10.例文帳に追加

また、外部装置から受信したデータを第１のプリンタでモノクロ出力、または第２のプリンタでカラー出力させた後、外部からの指示に基づいて、第２のプリンタでカラー再出力、または前記第１のプリンタでモノクロ再出力させる。 - 特許庁

After that, a current is made to flow from the other side to one side of the word line WLn, and '1' is written in only the memory cell S3 by flowing a current from the other side to one side in only the bit line BLn+1, to which the memory cell S3 in which '1' is desired to write is connected.例文帳に追加

その後、ワード線ＷＬｎには他方から一方にかけて電流を流し、’１’を書き込みたいメモリセルＳ３が接続されているビット線ＢＬｎ＋１だけに他方から一方にかけて電流を流すことにより、メモリセルＳ３だけに’１’を書き込む。 - 特許庁

Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string.例文帳に追加

ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。 - 特許庁

In a printing apparatus applying printing to one paper repeatedly by using a plurality of printing heads arranged in one row, a bit map memory 34 has an image data region storing image data to be printed and the predetermined blank regions provided in the leading end part and rear end part of the image data region.例文帳に追加

１列に配置された複数のプリントヘッドを用いて１つの用紙上に重ねて印字を行なう印字装置において、ビットマップメモリは、印字する画像データを記憶する画像データ領域と、画像データ領域の先端部と後端部に設けた所定の空白領域とを有する。 - 特許庁

Bit stream information (transport stream) comprising a stream object which includes the first data unit, the second data unit having one or more first data units and the third data unit having one or more second data units is recorded.例文帳に追加

第１データ単位、１以上の前記第１データ単位を持つ第２データ単位および１以上の前記第２データ単位を持つ第３データ単位を含んだストリームオブジェクトにより構成されるビットストリーム情報（トランスポートストリーム）を記録する。 - 特許庁

In this case, the multiplication processing section 13 sequentially executes the multiplication between symbol data by one symbol and the multiplier determined in response to the value of one bit included in the scramble pattern up to the number of symbols represented by the symbol data sequence.例文帳に追加

このとき、乗算処理部１３は、１シンボル分のシンボルデータと、スクランブルパターンに含まれる１ビットのビット値に対応して決定された乗算値との乗算を、シンボルデータ列が表すシンボル数に達するまで、順次に実行する。 - 特許庁

A non-volatile DRAM includes two or more word lines WL1,..., WLi, at least one plate line PL, at least one pair of bit lines BLn and BLnB arranged so as to intersect the word lines WLi, and two or more memory cells MCi.例文帳に追加

本発明の不揮発性ＤＲＡＭ装置は、複数のワードラインＷＬ１，．．．，ＷＬｉと、少なくとも一つのプレートラインＰＬと、ワードラインＷＬｉと交差するように配列された少なくとも一対のビットラインＢＬｎ，ＢＬｎＢと、そして複数のメモリセルＭＣｉとを含む。 - 特許庁

A method for watermarking in the video image sequence includes the execution steps (11-16) for obtaining a watermarked motion vector, by inserting at least one watermark-in bit in at least one motion vector 51 obtained by the motion estimation between two images in the sequence concerned.例文帳に追加

ビデオ画像のシーケンスに透かしを入れる方法は、該シーケンスの内の二つの画像同士間で動きの推定することによって得られた少なくとも一つのモーションベクトル５１中に少なくとも一つの透かし入れビットを挿入して、透かしが入ったモーションベクトルを得るステップ（１１〜１６）を実施する。 - 特許庁

A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.例文帳に追加

ディレクトリ情報復元回路１１５は、メモリブロックデータおよび盛り込み済ＥＣＣからディレクトリ情報を抽出し、データワード毎のＥＣＣチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の１データワードにおける１ビット訂正を行う。 - 特許庁

To solve a problem that, in a radar device performing an object detection with an radar and radio communications with a moving body as a communication object, a pulse-modulated pulse train is required to be transmitted for a long time for transmitting a large amount of code data since one pulse corresponds to one bit of code data.例文帳に追加

レーダでの目標検出とともに通信対象である移動体への無線通信を行うレーダ装置において、１パルスが符号データ１ビットに対応しており、大量の符号データを伝送するには、長時間にわたってパルス変調を施したパルス列を送信しなくてはならない。 - 特許庁

One dispersion area 10b out of two dispersion areas 10a, 10b which two shared switch transistors constituting a shared switch circuit have is shared as one dispersion area 10b of two pre-charge transistors constituting a bit line pre-charge circuit.例文帳に追加

シェアドスイッチ回路を構成する２個のシェアドスイッチトランジスタが持つ２つの拡散領域１０ａ、１０ｂのうち一方の拡散領域１０ｂは、ビット線プリチャージ回路を構成する２個のプリチャージトランジスタの一方の拡散領域１０ｂとして共用される。 - 特許庁

When a file end command (c) is received via a terminal 7, a multiplexing/file generating unit 5c reads data from the one-frame buffers 5a, 5b a sequence end code (f) is attached to the end of the video bit stream from the one-frame buffer 5a, the result is multiplexed and the file is outputted.例文帳に追加

端子７を経てファイル終了コマンドｃが入力すると、多重化・ファイル生成ユニット５ｃは、前記１フレームバッファ５ａ、５ｂからデータを読み取り、１フレームバッファ５ａからのビデオビットストリームの最後に、シーケンス終了コードｆを付加し、多重化してファイル出力する。 - 特許庁

The printing control section 15 controls the print head 5 along the bit map image data developed in the editing region and to perform printing by each one line and a motor control section 14 controls a stepping motor 7 to convey a label in a sub-scanning direction by each distance corresponding to one dot.例文帳に追加

印刷制御部１５は、編集領域に展開されたビットマップイメージデータに従って印刷ヘッド５を制御し、１ラインずつ印刷を行うと同時に、モータ制御部１４がステッピングモータ７を制御して１ドット分に対応する距離ずつラベルを副走査方向に搬送する。 - 特許庁

The serial communication system successively transmits data by every one bit by coupling between a master 1 and a slave 2 by a serial interface 3 only with one wire, transmits the synchronization trigger in order to synchronize data transmission and transmits data with the prescribed number n(>1) of bits between the synchronization trigger and the next synchronization trigger.例文帳に追加

マスター１とスレーブ２の間を１線のみのシリアル・インタフェース３で結合してデータを１ビットずつ順次送信するシリアル通信方式で、同期をとるための同期トリガを送信し、この同期トリガと次の同期トリガとの間に所定数ｎ（＞１）ビットのデータを送信する。 - 特許庁

At writing operation, a write data output means (for example, a pull-up circuit 100) is provided, wherein one (for example, a level "H") of complementary write-data signals WBL, WBLB is output to one of readout bit line pairs RBL, RBLB, which corresponds to the level.例文帳に追加

書き込み動作時に、相補的な書き込みデータ信号ＷＢＬ，ＷＢＬＢの内の一方（例えば、レベル“Ｈ”）を、読み出しビット線対ＲＢＬ，ＲＢＬＢの内の対応する一方に出力する書き込みデータ出力手段（例えば、プルアップ回路１００）を設ける。 - 特許庁

To provide a flash memory apparatus in which the number of Y-gate circuits and a whole size can be reduced by allowing memory cells connected respectively to a plurality of pairs of bit line pairs to be accessed by one page buffer circuit and one Y-gate circuit.例文帳に追加

複数のビットライン対にそれぞれ連結されるメモリセルが一つのページバッファ回路と一つのＹゲート回路によってアクセスされるようにして、Ｙゲート回路の数と全体サイズを減らすことが可能なフラッシュメモリ装置を提供する。 - 特許庁

A second row system decoder activates a row same as a row specified one cycle before and the write driver WDR of the parity part outputs the parity to the bit line pair WBLP for writing when any column is instructed to perform writing at one cycle before.例文帳に追加

第２ロウ系デコーダ１９は、１サイクル前で指定された行と同一行のワード線ＰＷＬを活性化させ、パリティ部の書込みドライバＷＤＲは、１サイクル前にいずれかの列が書込みを指示されたときに、パリティを書込み用ビット線対ＷＢＬＰに出力する。 - 特許庁

The method comprises a step in which a network entity signals to a mobile station, according to signalling procedures used for access via a broadband access network, at least one bit rate higher than the maximum bit rate specified for access via a non-broadband access network, based on bit rates as defined according to signalling procedures used for access via the non-broadband access network.例文帳に追加

ネットワークエンティティが移動局に、ブロードバンドアクセスネットワークを介したアクセスの場合に使用されるシグナリング手順に従って、非ブロードバンドアクセスネットワークを介したアクセスの場合に規定される最大ビットレートよりも高い少なくとも１つのビットレートを、その非ブロードバンドアクセスネットワークを介したアクセスの場合に使用されるシグナリング手順によって規定されたビットレートに基づいて、シグナリングするステップからなる。 - 特許庁

The recorder for copying data recorded in one recording medium at a specific recording bit rate in a plurality of other recording media includes a table 11 for associating a recording bit rate with the recording medium of a recording destination, and a control unit 1 for specifying the recording bit rate of the data recorded in the recording medium, and executing processing of selecting the recording medium of a recording destination.例文帳に追加

特定の記録ビットレートで一の記録媒体に記録されたデータを、他の複数の記録媒体のいずれかに複製する記録装置に、記録ビットレートと記録先の記録媒体とを対応付けたテーブル１１と、前記一の記録媒体に記録されたデータの記録ビットレートを特定し、特定した記録ビットレート及びテーブル１１に基づいて、記録先の記録媒体を選択する処理を実行する制御部１とを備える。 - 特許庁