「ONE-BIT」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

Each bit constituting each of the layer address signals A13 to A15 is transmitted via at least two through electrodes parallel-connected in each controlled chip among multiple first through electrodes, and each bit constituting the command signal ICMD is transmitted via corresponding one through electrode selected by an output switch circuit and an input switch circuit.例文帳に追加

層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。 - 特許庁

An average coding bit rate can be maintained for the speech coder by ensuring that an averaged coding bit rate is maintained for each successive pattern, or group, of predictively coded speech frames including at least one nonpredictively coded or mildly predictively coded speech frame.例文帳に追加

平均した符号化ビットレートが少なくとも１つの非予測符号化されたまたは僅かに予測符号化された音声フレームを含む予測的に符号化された音声フレームの各連続パターン、またはグループのために維持されることを確実にすることによって、平均符号化ビットレートは音声コーダのために維持されることができる。 - 特許庁

The signal intensity of frequency corresponding to a bit rate is detected from one branched optical signal, and after the other branched optical signal and an optical signal delayed by a specified time only are interfered, the signal intensity of frequency corresponding to the bit rate in the interference signal is detected.例文帳に追加

ある分岐光信号から、ビットレートに相当する周波数の信号強度を検出し、また、他の分岐光信号から、その分岐光信号と、それを所定の遅延時間だけ遅延させた光信号とを干渉させた後、その干渉信号におけるビットレートに相当する周波数の信号強度を検出する。 - 特許庁

In one embodiment, the method includes: a data coding step of coding data in a vector of data based on indications of whether the data are zero or non-zero identified using a tree data structure; and a bit stream producing step for producing a bit stream based on coded data.例文帳に追加

一実施形態では、方法は、ツリーデータ構造を使用して特定された、データがゼロであるか又は非ゼロであるかの指標に基づいて、データのベクトル中のデータをコード化するデータコード化ステップと、コード化されたデータに基づいてビットストリームを生成するビットストリーム生成ステップとを備える。 - 特許庁

With respect to the driving pattern, a type A of a fundamental pattern comprising a bit array indicating drive to turn on or off a liquid crystal element per subfield and types B, C, and D of shift patterns resulting from shifting the phase of the bit array of the type A with four subfields as a unit are prepared for one gradation level.例文帳に追加

駆動パターンには、一の階調レベルに対し、サブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対し、サブフィールド数の「４」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃ、Ｄとがある。 - 特許庁

A parallel processing pattern decision unit 24 decides one of a plurality of parallel processing patterns for decoding, based on resource information from a decoding resource management unit 21, information on a bit rate and a picture type deblocking flag from a bit stream information analysis unit 22, and information on a CPU core obtained from a CPU status analyzing unit 23.例文帳に追加

並列処理パターン決定部２４は、復号リソース管理部２１からのリソースの情報、ビットストリーム情報解析部２２からのビットレート、ピクチャタイプDeblockigフラグの情報、およびCPU状況解析部２３から得られたCPUコアの情報に基づき、複数の並列処理パターンからどのパターンを使用して、復号処理を行うかを決定する。 - 特許庁

As the driving pattern, there are; a type A of basic pattern which includes a bit arrangement which instructs a liquid crystal element to turn on or turn off for one gradation level for each subfield; and types B, C of shift pattern which shift the phase of the bit arrangement with respect to the type A in units 'six' which means the number of the subfields.例文帳に追加

駆動パターンには、一の階調レベルに対しサブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対しサブフィールド数の「６」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃとがある。 - 特許庁

A camera adapter extracts and down-converts an indicator signal from an HDTV size to an SDTV side, and uses one bit of compressed video data transmitted with an SDTI packet as a parity bit in common and transmits the compressed video data from a camera adapter to the camera control unit, which extracts and up-converts only the indicator signal and then superimposes the up-converted signal on a video signal having been expanded.例文帳に追加

カメラアダプタでインジケータ信号を取り出しＨＤＴＶサイズからＳＤＴＶサイズへダウンコンバートを行い、ＳＤＴＩパケットで伝送する圧縮映像データの１ビットを利用してパリティビットと兼用でカメラアダプタからカメラ制御装置へ伝送し、カメラ制御装置でインジケータ信号のみ取り出しアップコンバートした後、伸張後の映像信号に重畳する。 - 特許庁

The method and apparatus for determining the status of a resource 810 shared by multiple subsystems 802, 804, 806, 808 operating in mutually asynchronous clock domains apply a one-bit counter 814, 818, 822, 826 to each subsystem and synchronize the value of each such bit counter with all asynchronous clocks.例文帳に追加

相互に非同期的なクロックドメイン内で作動する多数のサブシステム（８０２，８０４，８０６，８０８）により共有される資源（８１０）の状態を決定する方法および装置は、各サブシステムに１ビットカウンタ（８１４，８１８，８２２，８２６）を適用し、このような各ビットカウンタの値を全ての非同期クロックと同期させる。 - 特許庁

The present invention relates to a moving image encoding method for encoding a moving image by selecting one encoding mode from among a plurality of encoding modes, wherein the encoding mode to be selected is determined from a bit rate of an encoded motion picture and a target bit rate, and power consumption information corresponding to the respective encoding modes.例文帳に追加

本発明は、複数の符号化モードから一つの符号化モードを選択して動画像を符号化する動画像符号化方法であって、前記選択される符号化モードは、既に符号化済みの動画のビットレート及び目標ビットレートと、各符号化モードに対応する消費電力量情報と、から決定されることを特徴とする。 - 特許庁

To reduce the power consumption required for precharging the bit line by dividing the word line by one bit or a plurality of bits to provide the local word lines, providing a sense amplifier to each block divided and the shortening the activation time of local word lines by non-activating the local word lines for each block based on the sense end signal.例文帳に追加

ワード線を１または複数ビット単位に分割してローカルワード線とし、分割したブロック毎にセンスアンプを設け、センス終了信号に基づいてブロック毎にローカルワード線を非活性化することで、ローカルワード線の活性化時間を短縮し、これによりビット線プリチャージに要する消費電力を低減する。 - 特許庁

A correction pseudo data generating circuit 12 gives correction pseudo data resulting from delaying received data subjected to biphase modulation by one symbol and inverting the resulting data to a multiplexer circuit 14, recognizes a bit border from an output of a synchronization detection circuit 10, obtains a signal denoting a preceding symbol and a succeeding symbol of a bit, and gives it to the multiplexer circuit 14 as a control signal.例文帳に追加

補正用疑似データ生成回路１２は、バイフェーズ変調を受けた入力データについて、１シンボル分遅延して反転した補正用疑似データをマルチプレクサ回路１４に供給するとともに、同期検出回路１０の出力からビット境界を認識し、１つのビットの前シンボル、後シンボルを示す信号を得、これを制御信号としてマルチプレクサ回路１４に供給する。 - 特許庁

A semiconductor memory is provided with at least one memory array comprising many word lines sharing a bit line sense amplifier section, and a test circuit 14 activating simultaneously at least two word lines out of many word lines sharing the bit line sense amplifier section.例文帳に追加

半導体メモリ装置は、ビットラインセンスアンプ部を共有する多数のワードラインを含む少なくとも１つのメモリアレーと、テストモードにおいて、前記ビットラインセンスアンプ部を共有する多数本のワードラインのうち少なくとも２本のワードラインを同時に活性化させるテスト回路１４を具備する。 - 特許庁

A pattern by 2^n-1 bits of one period of the PN pattern from the least significant bit of the PN pattern generated at an m-th reference clock (hereinafter this pattern is called 'A pattern') is employed for a pattern in 2^n-1 bits from the most significant bit of the pattern generated at an (m+1)th reference clock.例文帳に追加

第ｍ番目の基準クロックで発生したＰＮパターンの最下位ビットからＰＮパターンの１周期分の２^ｎ−１ビット分のパターン（以下、このパターンを「Ａパターン」という）を、第ｍ＋１番目の基準クロックで発生させるパターンの最上位ビットから２^ｎ−１ビット分のパターンとする。 - 特許庁

When demodulating bits in a part of a 64QAM modulated signal, in accordance with the area on an IQ plane where a point of the relevant reception signal exists, a partial bit determination unit 509, 512 changes which bits in a bit string of 6 bits constituting one symbol are to be demodulated as partial bits.例文帳に追加

部分ビット判定部５０９、５１２は、６４ＱＡＭ変調された変調信号の一部のビットを復調するにあたって、当該受信信号点がＩＱ平面上でのどの領域に存在するかに応じて、１シンボルを構成する６ビットのビット列うちの何番目のビットを部分ビットとして復調するかを変更する。 - 特許庁

The host computer 1 is equipped with a calculation part 17 which calculates an image formation time based upon bit map data of one certain band and the transfer time of bit map data of a band to be transferred next and a communication control part 18 which compares the image formation time with the transfer time and requests a status from the printer 2 only when the image formation time is longer than the transfer time.例文帳に追加

ホストコンピュータ１は、ある１つのバンドのビットマップデータに基づく画像形成時間と、その次に転送されるバンドのビットマップデータの転送時間とを計算する計算部１７と、画像形成時間と転送時間とを比較し、画像形成時間が転送時間より長いときのみプリンタ２に対してステータス要求を行う通信制御部１８とを備える。 - 特許庁

In the data collection system in which data detected at least by one slave station, are transmitted to the master station by radio, the system is provided with a radio communication environment diagnosis means in which the slave station transmits bit string data for predetermined test to the master station, and the master station returns the receiving result of the bit string data for the test to the slave station.例文帳に追加

少なくとも１台の子局で検出されるデータを無線により親局に送信するデータ収集システムにおいて、 前記子局より所定のテスト用ビット列データを前記親局の送信し、前記親局より前記テスト用ビット列データの受信結果を前記子局に返す、無線通信環境診断手段を備える。 - 特許庁

A rotating cutter head 60 is rotatably at least in one 40 of a plurality of cutter spokes 40 and 50 which are revolvably installed at the front end of the shield machine 1; an obstacle cutting bit 61 for cutting an obstacle is arranged on the front end surface of the cutter head 60; and a rotating cutter bit 62 for excavation is arranged on the side surface thereof.例文帳に追加

シールド掘進機１の前端部に公転自在に設置された複数のカッタスポーク４０、５０の内少なくとも１以上のカッタスポーク４０に自転カッタヘッド６０を自転自在に設置し、自転カッタヘッド６０の前端面に支障物切断用の支障物切断ビット６１と、その側面に掘進用の自転カッタビット６２とが配置されている。 - 特許庁

A coherent interference effect between two beams is used, wherein one beam is delayed by a controllably variable time delay with respect to another analogous beam, to obtain a convolutional profile of the oscillatory component of an interference amplitude as a function of the time delay, having a peak value representing performance clearance between a zero bit and a 1 bit.例文帳に追加

ゼロ・ビットおよび１ビットの間のパフォーマンス・クリアランスを表すピーク値を有する、時間遅延の関数として干渉振幅の振動成分の畳み込み特性を取得するために、一方のビームはもう一方の類似したビームに関して制御可能に可変な時間遅延だけ遅らせた２つのビーム間のコヒーレント干渉効果が使用される。 - 特許庁

To provide a method for reducing the total power consumption by introducing a structure in which information is written through only a bit line to which a memory cell is connected with respect to one word line to be driven, and reducing power consumption caused by voltage transition of other bit lines to which the cell is not connected.例文帳に追加

駆動すべき１つのワードラインに対してメモリセルが連結されたビットラインのみを通じて情報を書き込む構造を導入し、セルが連結されていない他のビットラインが遷移されることにより発生する不要な電力消耗を減らし、メモリの全体消費電力を減少させることができる方法を提供する。 - 特許庁

Further, decoding is carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加

また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも１つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁

Based on the decode processing result for the FLEX BIT group PFB0 by the second processor, the selector 4 selects one of the ND decoders DC for which a position continuous to the end position of the FLEX BIT group PFB0 is set as a starting position of decode processing out of the ND decoders DC0 to DC15.例文帳に追加

セレクタ４は、第２の処理部によるＦＬＥＸ ＢＩＴ群ＰＦＢ０に関する復号処理の結果に基づいて、ＮＤ復号部ＤＣ０〜ＤＣ１５のうち、ＦＬＥＸ ＢＩＴ群ＰＦＢ０の終端位置に連続する位置が復号処理の開始位置に設定されている一つのＮＤ復号部ＤＣを選択する。 - 特許庁

In serial data communication method for transmitting or receiving transmission object data as serial data through a communication line CL provided with the pulse transformers 13 and 23, bit inverted data of the transmission object data is calculated, and the transmission object data and the bit inverted data are alternately transmitted or received by one piece of data at a time.例文帳に追加

パルストランス１３，２３が備えられた通信線ＣＬを経て、送信対象データをシリアルデータとして送信又は受信するシリアルデータ通信方法において、前記送信対象データのビット反転データを求め、前記送信対象データと前記ビット反転データとを１データ毎に交互に送信又は受信する。 - 特許庁

The display processing method allocates at least one bit of RGB data for the comparison of the display priority order and performs comparison about the bit for the comparison of display priority order in the case of performing the comparison of the display priority order for every pixel about a plurality of systems of RGB data constituting the display screen.例文帳に追加

表示画面を構成する複数系統のＲＧＢデータについてピクセル毎の表示優先順位比較を行うのにあたり、ＲＧＢデータの少なくとも１ビットを表示優先順位比較用に割り当てて、表示優先順位比較用ビットについて比較することを特徴とする表示処理方法およびその方法を用いた表示装置。 - 特許庁

Separate bit lines BL0 and BL1 are connected to two memory cells M00 and M10 symmetrically positioned and having sources S commonly connected respectively, and two metal wiring lines (bit lines BL0 and BL1) are located for the width of a region occupied by one (M00 or M10) of the memory cells in a channel widthwise direction.例文帳に追加

ソースＳを共有し、対称の位置にある２つのメモリセルＭ００およびＭ１０に対して別個のビット線ＢＬ０およびビット線ＢＬ１をそれぞれ接続して、１つのメモリセルＭ００（またはメモリセルＭ１０）が占有する領域のチャネル幅方向の幅に対して２本のメタル配線（ビット線ＢＬ０およびビット線ＢＬ１）を配置する。 - 特許庁

Namely, when the whole longitudinal direction of the clip range is equally divided by a predetermined bit number to express a context between objects by the bits, the resolution of depth directional distance in the virtual three-dimensional space per bit can be enhanced, compared with the case in which the perspective transformation processing is performed once while taking the entire overlooking distance from a visual point as one clip range.例文帳に追加

つまり、クリップ範囲の前後方向全体を所定のビット数で均等割してオブジェクトの前後位置関係を当該ビットで表現する際、視点からの見渡し距離全体を１つのクリップ範囲として一回で透視変換処理を行う場合に比べて、１ビット当たりの仮想３次元空間における奥行き方向の距離の分解能を高めることができる。 - 特許庁

When data are written in either of memory cells selected commonly in one read-word-line RWL0, even if the read-word-line RE10 is activated, both levels of the read-bit lines are not reduced to a ground potential by the bit line load circuit 2, so that loads are relieved in both of discharge and charge operation of transistors in a memory cell.例文帳に追加

１つのリードワード線ＲＷＬ０で共通に選択されるメモリセルのうちの一方にデータが書込まれる場合、リードワード線ＲＷＬ０が活性化されてもリードビット線のレベルは、ビット線負荷回路２により、いずれも接地電位までは低下しないため、メモリセル中のトランジスタの放電および充電動作とも、その負荷が軽減される。 - 特許庁

This bit map image data is compressed to be stored in a memory region B20 and, on the basis of the printing data and compressed bit map image data stored in the memory region A14 and the memory region B20, control storing data in either one of the memory regions or erasing the same is performed according to a predetermined condition.例文帳に追加

また、記憶領域Ｂ２０に、このビットマップ画像データを圧縮して記憶し、制御手段２６によって、記憶領域Ａ１４及び記憶領域Ｂ２０に記憶される印刷データと圧縮済みのビットマップ画像データに基づいて、所定の条件に従って、何れかの記憶領域に記憶させる又は何れかのデータを消去する制御を行う。 - 特許庁

A light receptor unit 20 receives the light and produces a binary signal in accordance with the intensity of the light and, when the bit pattern sequence included in the binary signal is coping with either one of the two bit pattern sequences, the light receptor unit 20 generates a logical signal 1 or a logical signal 0 to effect the reproduction of the information included in the light.例文帳に追加

受光ユニット２０は、前記光を受光してその光の強度に応じた二値化信号を生成し、該二値化信号に含まれるビットパターン系列が、前記二つのビットパターン系列のいずれか一方に対応するときに、論理信号１または論理信号０を発生して、前記光に含まれる情報の再生を行う。 - 特許庁

The method further comprises a step for parsing the block of compressed media data into data sections, a step for inserting one more data section into the first data slot not yet used if the bit length of each data section is not longer than the slot bit length (600), and a step for transferring the data frames in series through the isochronous signal interface connected with the isochronous signal processor.例文帳に追加

更にこの方法は、圧縮メディア・データのブロックをデータ区分に構文解析することを含み、各々のデータ区分の区分ビット長はスロット・ビット長以下であり、更に１つのデータ区分を第１の未使用データ・スロットに挿入し（６００）、等時性信号プロセッサに接続された等時性信号インターフェースを介してデータ・フレームを直列に転送する。 - 特許庁

A directory information insertion circuit 114, when a directory control part 113 writes thereto, changes ECCs of data words corresponding to all bits set to 1 in directory information so that an ECC check can detect a "one-bit error of ECC bit 0", and commands a memory control part 112 to write data words W_xy and inserted ECCs.例文帳に追加

ディレクトリ情報盛り込み回路１１４は、ディレクトリ制御部１１３からのライトがあった場合に、ディレクトリ情報において１となっている全てのビットに対応するデータワードのＥＣＣを、ＥＣＣチェックを行った際に、”ＥＣＣのビット０の１ビットエラー”として検出されるように変更し、メモリ制御部１１２に対して該データワードＷ_ｘｙおよび盛り込み済ＥＣＣのライト指示を行う。 - 特許庁

In the cluster configuration VLIW, an object program capable of reducing the bit transition in a cache line, for example, in the case of the erroneous instruction caching is generated by recognizing relation between operands of instructions to be executed in parallel, through clustering and allocating clusters by referring to the register number of a cluster other than the allocated one and selecting the register number with reduced bit transition.例文帳に追加

例えば、クラスタ構成ＶＬＩＷにおいては、クラスタリングにより並列実行される命令のオペランドの関係を認識し、既割当の他クラスタのレジスタ番号を参照して、ビット遷移の少ないレジスタ番号を選択してレジスタ割当を行うことにより、例えば命令キャッシュミス時のキャッシュライン中のビット遷移を低減することが可能なオブジェクトプログラムを生成する。 - 特許庁

Data communication is performed between a master circuit 102 taking the leadership in data communication on the one hand and either a 16 bit handshake circuit 100 or a 32 bit non-handshake circuit 101 on the other, while a DK signal line of the circuit 100 and a data signal line which becomes idle when performing data communication with the circuit 100 are used in common for switching a signal by switchers 103 and 104.例文帳に追加

データ通信の主導権をもつマスター回路１０２と、１６ビットハンドシェーク回路１００，３２ビット非ハンドシェーク回路１０１のいずれか一方との間でデータ通信を行うが、回路１００のＤＫ信号線と、回路１００とデータ通信する場合に遊休となるデータ信号線とを兼用し、切替器１０３，１０４により信号を切り替える。 - 特許庁

When programming is performed in the nonvolatile memory device in which at least one or more pulses are applied successively to a selection word line, pre-charge voltage is applied to an even bit line and an odd bit line so that pre-charge voltage and boost voltage being higher than this pre-charge voltage are charged alternately.例文帳に追加

少なくとも１つ以上のパルスを選択ワードラインに順次に印加する不揮発性メモリ装置におけるプログラムの際に、プリチャージ電圧及びこのプリチャージ電圧より高いブースト電圧が交代して充電されるように偶数ビットライン及び奇数ビットラインに第プリチャージ電圧を印加する。 - 特許庁

The coding device includes a prefilter part for performing filter processing on image data, a coding par for coding image data subjected to filter processing in the prefilter part to generate coded image data, and a control part for selecting one of a plurality of bit rate controls and controlling the prefilter part and the coding part on the basis of the selected bit rate control.例文帳に追加

符号化装置は、画像データに対してフィルタ処理を行うプリフィルタ部と、プリフィルタ部によりフィルタ処理された画像データを符号化して符号化画像データを生成する符号化部と、複数のビットレート制御から１つのビットレート制御を選択し、該ビットレート制御に基づきプリフィルタ部および符号化部を制御する制御部とを備える。 - 特許庁

An output part 17a for bit '0' of an A-1 register 11 and an output part 18a for bit '0' of an A-2 register 12 are respectively connected to input parts 19a and 19b of an OR gate 13a and a signal line 15a from the output part of this OR gate 13a is connected to one pin of a microcomputer chip 20.例文帳に追加

Ａ−１レジスタ１１のビット０の出力部１７ａとＡ−２レジスタ１２のビット０の出力部１８ａとがＯＲゲート１３ａの入力部１９ａ，１９ｂにそれぞれ接続され、このＯＲゲート１３ａの出力部からの信号線１５ａがマイコンチップ２０の１ピンに接続される。 - 特許庁

A safety cut-off system for a hand held electrically powered tool with a rotatingly driven bit (8) comprises at least one sensor (56, etc.) for detecting an operating condition of the tool and generating a sensor signal representing the operating condition, and cut-off units (38, 80) for interrupting a rotary drive to the bit from a motor (10).例文帳に追加

ブロックしたビットによる事故の防止のためであって、前記回転駆動式ビット（８）を有する携帯型電動式工具のための安全遮断装置は、前記工具の運転状態を検知し且つ前記運転状態を代表するセンサ信号を生成する、少なくとも一つのセンサ（５６等）と、モータ（１０）から前記ビットに対する回転駆動を阻止するための遮断装置部（３８，８０）と、を具備する。 - 特許庁

An error corrector comprises an input controller 601 to be fed serially with a received bit series, four element decoders 602-605 for decoding the inputted received bit series by Viterbi decoding and an output controller 606 for selecting and outputting one of decoding results of the element decoders 602-605, according to the size of state-metric values generated by each element decoder 602-605.例文帳に追加

誤り訂正装置は、受信ビット系列をシリアルに入力する入力制御装置６０１と、入力された受信ビット系列をビタビ復号により復号する４つの要素復号器６０２〜６０５と、各要素復号器６０２〜６０５が生成したステートメトリックの値の大小により、要素復号器６０２〜６０５の復号結果から1つを選択して出力する出力制御装置６０６とを備える。 - 特許庁

In this security communication method that uses a security communication protocol for performing packet encryption and authentication, a 60-bit hash value based on an ID that can uniquely define respective devices and a low-order 64-bit interface ID of an IPv6 address having a one-bit identification bit is generated, and the interface ID is used to set an application rule of the security communication protocol between devices.例文帳に追加

パケットの暗号化と認証を行うセキュリティ通信プロトコルを用いたセキュリティ通信方法において、それぞれの機器を一意に定義することが可能なＩＤに基づく６０ビットのハッシュ値と１ビットの識別ビットを有するＩＰｖ６アドレスの下位６４ビットのインターフェースＩＤを生成し、インターフェースＩＤを用いて機器間のセキュリティ通信プロトコルの適用ルールを設定する。 - 特許庁

As at least, two dummy cells 4 out of a plurality of dummy cells 4 are selected simultaneously when a main row address signal is made a low level, an input current flowing into the dummy bit line sense amplifier 5 can be increased more than conventional one, the dummy bit line sense amplifier 5 is operated at high speed, and activation timing of the sense amplifier 2 is made fast.例文帳に追加

メインローアドレス信号をローレベルにするときは複数のダミーセル４のうち少なくとも２個のダミーセル４を同時に選択するようにしたため、ダミービット線センスアンプ５に流れる入力電流を従来よりも増やすことができ、ダミービット線センスアンプ５が高速動作して、センスアンプ２の活性化タイミングが速まる。 - 特許庁

Further, decoding can be carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加

また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも１つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁

The number of frame corresponding to each pattern of each rotary reel is made to correspond to stop data, which expresses the two states of stop and non-stop as to whether rotation is stopped or not in one bit, in simple stop tables 132-134 for left/middle/right reels which store each bit of the 21 bytes corresponding to the 21 symbols respectively.例文帳に追加

左・中・右リール用簡易停止テーブル１３２〜１３４は、各回転リールの各図柄に対応するコマ番号と、回転を停止するか停止しないかの停止・非停止の２状態を１ビットで表す停止データとが対応付けられたもので、２１個の図柄に対応する２１バイトの各ビットに停止テーブルがそれぞれ記憶されている。 - 特許庁

The tool socket 11 comprises a socket body 20 having a socket at one end and a driver bit insert 70 at the other end, a first connection 50 to be attached to a tool such as a power tool via a detachable driver bit (not shown), and a second connection 60 to be attached to a tool such as a ratchet wrench.例文帳に追加

本発明に係る工具用ソケット１１は、一端にソケット、他端にドライバービット挿入口７０を有するソケット本体２０と、着脱自在のドライバービット（図示しない）を介して電動工具その他の工具に取り付けるための第１接続部５０と、ラチェットレンチその他の工具に取り付けるための第２接続部６０とを有する。 - 特許庁

In a recording system 100, a data series is distributed to plural error correction coders 1-N including at least two error correction codes different in the error corrective ability in one bit or plural bits unit before or after a recording code is modulated, and the distributed bit strings are subjected to the error correction coding by respective error correction codes.例文帳に追加

記録系100では、記録符号変調前あるいは後に、データ系列を誤り訂正能力の異なる誤り訂正符号を少なくとも２つ含む複数の誤り訂正符号化器１〜Ｎに１ビットあるいは複数ビット単位で分配し、分配されたビット列に対して各誤り訂正符号による誤り訂正符号化を行う。 - 特許庁

More specifically, a bit-rate setting part 24 variably sets a recording bit rate for each processing unit part to the recording medium 31 at each processing unit part of the stream data to be recorded to the recording medium 31 according to the substance of a content in the processing unit part of one or more contents.例文帳に追加

即ち、ビットレート設定部２４は、ストリームデータのうちの記録媒体３１への記録処理の対象となっている処理単位部分毎に、１以上のコンテンツのうちの処理単位部分におけるコンテンツの内容に応じて、処理単位部分の記録媒体３１への記録時のビットレートを可変設定する。 - 特許庁