「ONE-BIT」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

A clock delay section 61 generates four kinds of clocks having different phases from a reference clock generated by a reference clock generating section 60 and a clock selector 62 selects one clock from among the four kinds of clocks in accordance with the low-order bit of digital video signals.例文帳に追加

基準クロック発生部６０が発生した基準クロックから位相の異なる４種類のクロックをクロックディレイ部６１が発生し、クロックセレクタ６２がディジタル映像信号の下位ビットに応じて４種類のクロックの中から１つのクロックを選択する。 - 特許庁

When the copy control information allows recording of only one generation, the digital information is converted to a predetermined number of predetermined bit rates, the copy frequency information is recorded in the recording medium, and the disabling operation and update operation are controlled according to the copy control information.例文帳に追加

前記コピー制御情報が、一世代のみ記録を許すことを示すものである場合には、予め定めた数の予め定めたビットレートに変換し、前記コピー回数情報を前記記録媒体に記録し、コピー制御情報に従い、不能化動作と、更新動作を制御する。 - 特許庁

A memory cell array 1 has a plurality of memory cells that stores a plurality of bits in one memory cell by a difference in threshold voltage and is constituted by arranging the memory cells in matrix by word lines in row direction and bit lines in line direction.例文帳に追加

メモリセルアレイ１は、閾値電圧の差により１つのメモリセルに複数ビットを記憶することが可能な複数のメモリセルを持ち、前記メモリセルが行方向のワード線と列方向のビット線によりマトリクス状に配置されることで構成される。 - 特許庁

An image information is encoded orthogonally, and the data list output from the method for encoding the hierarchy sorting a transfer coefficient into a significant transfer coefficient and a nonsignificant one regarding a quantizing-object bit plane by a tree structure is partitioned into blocks and block codes are generated.例文帳に追加

画像情報を直交符号化した後に、木構造によって量子化対象ビットプレーンに関して変換係数を有意変換係数と非有意変換係数群に分類する階層符号化方法から出力されるデータ系列をブロックに区切ってブロック符号を生成する。 - 特許庁

The inter-data logical arithmetic operation of the pair bit lines of both memory blocks is performed by activating the logical arithmetic circuits, and the logical arithmetic results are simultaneously written to all Y addresses of selected X address in at least one memory block.例文帳に追加

この論理演算回路の活性化により、両メモリブロックのペアビット線のデータ間の論理演算を行い、その論理演算け結果を少なくとも１つのメモリブロック内の選択Ｘアドレスの全Ｙアドレスに同時に書込む。 - 特許庁

A data selector 104 selects the delay clock of one kind of delay time corresponding to an n-bit counter value to be supplied to a select terminal among multiple delay clocks which are supplied from a delay circuit 101 in parallel and mutually different in delay time by prescribed time.例文帳に追加

データセレクタ１０４は、遅延回路１０１から並列に供給される互いに所定時間遅延時間の異なる複数の遅延クロックのうち、セレクト端子に供給されるｎビットカウンタ値に応じた１種類の遅延時間の遅延クロックを選択する。 - 特許庁

When the existence of copyright is written in the extended property information of picture data based on a hierarchical data format (step S603), a gradation reducing instruction signal is outputted in step S604 and the dither parameter of minimum resolution for one bit is set up in step S605.例文帳に追加

階層化データフォーマットによる画像データについて、その拡張プロパティ情報に著作権を有する旨が記載されている場合(ステップS603)には、ステップS604で階調低下命令信号を出力し、ステップS605で1ビット用の最低解像度のディザパラメータをセットする。 - 特許庁

Individual circuits 17h composed of 17a to 17d are provided for 10 lines, and the output data selecting part 17g sequentially and selectively reads bit string data for one line only from the output buffer memory 17c of a designated individual circuit 17h determined by the size of the dither matrix in a sub scanning direction.例文帳に追加

17a 〜17d からなる個別回路17h は、10ライン 分設けらており、出力データ 選択部17g が、ディザマトリクスの副走査方向のサイズ にて決まる指定の個別回路17h の出力バッファメモリ 17c のみから順に１ライン 分のビット 列データ を選択的に読み出す。 - 特許庁

Once data of one page are stored on the hard disk, the printer engine begins to operate (S14) and the bit-map data are read out of the hard disk and transferred as a video signal to the printer engine through an image memory (S15 to S17).例文帳に追加

ハードディスク内に１ページ分のデータが格納されると、プリンタエンジンの動作を開始し（Ｓ１４）、ハードディスクからビットマップデータを読み出し、ビデオ信号として画像メモリを介してプリンタエンジンへ転送する（Ｓ１５〜Ｓ１７）。 - 特許庁

When the erasing operation for selectively erasing at least one sub-block in a memory block is carried out, a first voltage is applied to a bit line and a source line and a second voltage smaller than the first voltage is applied to a word line in the selected first sub-block.例文帳に追加

メモリブロック中の少なくとも１つのサブブロックを選択的に消去する消去動作を実行する際、選択された第１のサブブロックにおいては、ビット線及びソース線に第１電圧を印加する一方、ワード線には第１電圧よりも小さい第２電圧を印加する。 - 特許庁

To provide an optical disk reproducing device capable of reducing the number of pits, marks, lands or spaces to be recorded by dispersing one bit of subdata and reproducing subdata string with a minute modulation quantity and a simple configuration.例文帳に追加

副のデータ１ビットを分散させて記録するピットまたはマーク、若しくはランドまたはスペースの数を少なくし、さらに微少な変調量で、かつ、簡単な構成で副のデータ列を再生できる光ディスク再生装置及び再生方法を提供する。 - 特許庁

The interpolation processing section 2 comprises: a plurality of multipliers 42 for multiplying the sample value of the waveform at each sampling time, by a predetermined function; an adder 43 for adding each output of the multipliers 42; and a one-bit ΔΣ modulator 41 which is provided in a preceding stage of each multiplier 42.例文帳に追加

補間処理部２は、各サンプリング時刻での波形のサンプル値と所定の関数との積を演算する複数の乗算器４２と、各乗算器４２の出力を加算する加算器４３と、各乗算器４２の前段にそれぞれ設けられた１ビットΔΣ変調器４１とを備えている。 - 特許庁

The base station comprises a base station 300 that implements a digital-to-analog conversion circuit including a storage means, such as a read only memory, for storing delta-sigma analog sequences corresponding to all possible values of a digital input (106) coupled to a plurality of one-bit digital-to- analog converters.例文帳に追加

本発明は、複数の１ビットＤＡ変換器に結合されているディジタル入力（１０６）のすべての可能な値に対応しているデルタ・シグマのアナログ・シーケンスを格納するための、読取専用メモリなどの記憶手段を含むＤＡ変換回路を実装する基地局３００を備える。 - 特許庁

In the record layer of ends in a direction substantially vertical to the axis to make easy a magnetization, one is disposed inside a projection region which is shaded when the write line 6 is projected toward the write bit line 3, and the other is disposed outside the projection region.例文帳に追加

記録層は、磁化容易軸とほぼ垂直な方向の端部のうち、一方がライト線６を書込みビット線３に向かって投影したときの影になる投影領域の内側に配置され、他方が投影領域の外側に配置されている。 - 特許庁

When a variable length code for one symbol for variable length encoding is located before and after the division in the case of error-correcting encoding, the data sting is relocated so that the leading bit of this spread variable length code can become the head of the next division.例文帳に追加

誤り訂正符号化の際の区切りの前後にまたがって可変長符号化の１シンボル分の可変長符号が配置されている場合に、このまたがった可変長符号の先頭ビットが次の区切りの先頭になるようにデータ列を再配置する。 - 特許庁

A sheet supporting unit 14 is constituted by a cylinder part 54 winding a tack sheet 13 and two flange parts 55, 56 provided in both ends of the cylinder part 54, and a group of holes corresponding to a specific bit pattern is formed in one flange part 56.例文帳に追加

シート支持ユニット１４を、タックシート１３が巻回される筒部５４と、筒部５４の両端に設けられる２つの鍔部５５および５６とで構成して、一方の鍔部５６に、特定のビットパターンに対応する一群の孔７３を形成する。 - 特許庁

To provide an information reproducing device which can stop audio output of an analog speech signal illegally recorded by another device and prevent audio output by a one-bit digital encoding system which possibly becomes a digital signal of high quality from freely being used.例文帳に追加

本発明は、他の装置で不正に録音されたアナログ音声信号の音声出力を停止させることができ、高品質なデジタル信号となり得る１ビットデジタル符号化方式による音声出力を自由に使うことを防止することができる情報再生装置を提供することを課題とする。 - 特許庁

A pulse current amplitude value applied to the write element of a magnetic head to be tested is set to an un-saturation state current value with which a magnetic field having magnitude in which magnetic moment included in one bit region does not become a saturation state is generated, test data is written, and asymmetry A_asym is measured.例文帳に追加

被試験磁気ヘッドのライト素子に印加するパルス電流振幅値を１ビット領域に含まれる磁気モーメントが飽和状態とならない大きさの磁界を発生させる未飽和状態電流値に設定してテストデータを書き込み、非対称性Ｂ_asymを計測する。 - 特許庁

The reference cell has a reference cell transistor of which the gate is connected to a reference word line, and a second magnetoresistance element, of which one end is connected to a reference read-out word line and the other end is connected to the bit line BL2 via the reference cell transistor.例文帳に追加

参照セルは、ゲートが参照ワード線に接続された参照セルトランジスタと、一端が参照読み出しワード線に接続され他端が参照セルトランジスタを介してビット線ＢＬ２に接続された第２磁気抵抗素子とを有する。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

A digital signal D_-2 generated by a CPU10 is converted into an analog signal A_-2 having a voltage level corresponding to a 8 bit value within one cock cycle by a D/A converting circuit 11, and then transmitted through a signal line 31 to a signal processor 3.例文帳に追加

ＣＰＵ１０が生成したデジタル信号Ｄ＿２が、ＤＡ変換回路１１で８ビットの値に応じた電圧レベルを１クロックサイクル内に持つアナログ信号Ａ＿２に変換された後に、信号線３１を介して信号処理装置３に送信される。 - 特許庁

The radar apparatus for vehicle is provided with a zero-cross comparator 95 for outputting comparison signals indicating two different states for every channel as a configuration to replace a conventional A/D conversion circuit and an integration part 77 for integrating one-bit digital data for every channel as a configuration to replace a conventional integration circuit.例文帳に追加

従来のＡ／Ｄ変換回路に代わる構成として、２つの異なる状態を示す比較信号をチャンネル毎に出力するゼロクロスコンパレータ９５を備え、また、従来の積算回路に代わる構成として、１ビットのデジタルデータをチャンネル毎に積算する積算部７７を備えている。 - 特許庁

The information storage device includes a magnetic track 100 having many magnetic domains D and magnetic domain walls DW interposed between the magnetic domains, a magnetic domain wall moving means 150 coupled to the magnetic track, and an operation unit 200 of the size large enough to cover a plurality of magnetic domains corresponding to one bit.例文帳に追加

多数の磁区Ｄ及びそれらの間に磁壁ＤＷを有する磁性トラック１００と、前記磁性トラックに連結された磁壁移動手段１５０と、１ビットに対応する磁区を複数個カバーする大きさを有する動作ユニット２００を含む情報保存装置である。 - 特許庁

The matching rate specific to each quality of service is determined on the basis of a first parameter (Eq) representative of the ratio Eb/I of average energy of one bit to average energy of interference, and of a second parameter (Pq) representative of the maximum puncture rate specific to the quality of service considered.例文帳に追加

各サービスの質に特定的なマッチングレートは、干渉の平均エネルギに対する１ビットの平均エネルギの比Ｅｂ／Ｉを表わす第１のパラメータ（Ｅ_q）および、該当のサービスの質に特定的な最大パンクチャレートを表わす第２のパラメータ（Ｐ_q）に基づいて判定される。 - 特許庁

When the transmitter receives the serial signal transmitted from the receiver, the transmitter stores the received serial signal, and outputs a remote control signal corresponding to a binary signal in a one-bit unit of the stored serial signal in a predetermined period.例文帳に追加

送信装置は、受信装置から送信されたシリアル信号を受信すると、受信したシリアル信号を記憶し、記憶したシリアル信号を予め定められた周期で１ビット単位で２値信号におうじたリモコン信号を出力する。 - 特許庁

Even when operation this time is reading of data from a selected memory cell, the voltage Va at a pre-charge level is higher than a balance level, so difference among the potentials of one bit line and the input and output lines become large and the potentials of the input and output lines largely drop.例文帳に追加

このときの動作が選択されたメモリセルからのデータの読み出しの場合であっても、プリチャージレベルである電圧Ｖａがバランスレベルよりも高いので、一方のビット線の電位と入出力線の電位との差が大きくなり、その入出力線の電位は大きく下降する。 - 特許庁

The pulse generator generates a number of pulses set by: counting a time base clock 1 with a binary counter 2 of such a bit count that a required resolution can be obtained; carrying out logic operation from count position information in one cycle; and computing a proper pulse generation position.例文帳に追加

この改善策として、基準発振クロックを必要な分解能が得られるビット数の２進カウンタでカウントし、１サイクル中のカウント位置情報から論理演算し、適正なパルス発生位置を計算することによって設定されたパルス数を発生するパルス発生装置とした。 - 特許庁

In a line test, the problem that a circuit scale becomes large or the like because a checking circuit has to be provided in each package to discriminate the faulty package can be dealt with by one checking circuit even when the number of packages is large by adding the diagnostic bit to each package.例文帳に追加

回線試験において、障害パッケージを識別するのに各パッケージにチェック回路を設けなくてはならないために回路規模が大きくなる等の問題を、診断ビットを各パッケージに付加することにより、パッケージの枚数が多くても、チェック回路が一つにできる。 - 特許庁

Consequently, the current flowing in the bit line and the current flowing in the reference line is subjected to current-voltage conversion by a load circuit while keeping current difference before the adjusting current is added, and the read operation is performed by a sense amplifier circuit of one kind using the converted potential difference.例文帳に追加

結果、ビット線に流れる電流とリファレンス線に流れる電流は、調整電流を加える前の電流差を保ったまま、負荷回路により電流−電圧変換を行い、その変換電位差を用いて、１種類のセンスアンプ回路による読み出し動作を行う。 - 特許庁

An encryption device inputs an I-bit color digital video data stream or a digital audio data stream having a frame length of J bits in a small unit for each processing units of L bits one after another to N encryption processing circuits 4a and 4b which process input data in parallel, and encrypts the input data stream.例文帳に追加

入力されるデータに対して並列に処理を行うＮ個の暗号処理回路４ａ，４ｂにＩビットカラーのデジタル映像データストリーム、又はＪビットのフレーム長のデジタル音声データストリームを暗号の処理単位Ｌビットずつ小単位で順次に入力して暗号化を行う。 - 特許庁

When quantizing and encoding the channel signals of L and R, code signals L1-L7 encoded with a variable bit length are recorded while being combined with differential signals Y1-Y7 resulting from arithmetic processing of code signals R1-R7 on one side from the code signals L1-L7 on the other side is performed.例文帳に追加

Ｌ，Ｒのチャネル信号を量子化して符号化する際、可変ビット長で符号化した符号信号Ｌ１〜Ｌ７と、一方の符号信号Ｌ１〜Ｌ７から他方の符号信号Ｒ１〜Ｒ７を演算処理した差分信号Ｙ１〜Ｙ７とを組合わせて記録する。 - 特許庁

The matching rate intrinsic to each quality of the service is determined based on a first parameter (Eq) expressing a ratio Eb/I of one bit mean energy to a mean energy of interference and a second parameter (Pq) expressing the maximum puncture rate intrinsic to the quality of the corresponding service.例文帳に追加

各サービスの質に固有のマッチングレートは、干渉の平均エネルギに対する1ビットの平均エネルギの比Ｅｂ／Ｉを表す第１のパラメータ（Ｅｑ）および該当のサービスの質に固有の最大パンクチャレートを表す第２のパラメータ（Ｐｑ）とに基いて決定される。 - 特許庁

This spin injection is executed in parallel to the memory cells to which the data "1" is written, the bit line write drive circuit is only required to constantly supply the data write current in one direction, and reduction for a layout space for the write drive circuit and high-speed writing can be realized.例文帳に追加

このスピン注入は、データ“１”を書込むメモリセルに対して並行して実行され、ビット線書込ドライブ回路は、常に一方方向にデータ書込電流を供給することが要求されるだけであり、書込ドライブ回路のレイアウト面積の低減および高速書込を実現することができる。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.例文帳に追加

定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁

More particularly, the bits of the subfield code word are computed recursively one after the other such that the defects (e.g. line load and/or linearity) in the light emission or luminance generated by a bit of the subfield code word can be compensated by the following bits of the subfield code word.例文帳に追加

更に、サブフィールド符号語のビットは、サブフィールド符号語のビットにより発生する光発光又は輝度における欠点（例えば、ライン負荷及び／又は直線性）がサブフィールド符号語の後続ビットにより補償されるように、再帰的に次々に計算される。 - 特許庁

A NAND cell is constituted by connecting a plurality of memory transistors in series, connecting one end to a bit line BL through a gate transistor SG2, and connecting the other end to a common source line SL through a selection gate transistor SG2.例文帳に追加

メモリトランジスタが複数個直列接続され、一端が選択ゲートトランジスタＳＧ１を介してビット線ＢＬに、他端が選択ゲートトランジスタＳＧ２を介して共通ソース線ＳＬに接続されてＮＡＮＤセルが構成される。 - 特許庁

A matching rate specific to each quality of service is determined on the basis of a first parameter (Eq) representative of a ratio Eb/I of average energy of one bit to average energy of interference and a second parameter (Pq) representative of a maximum puncture rate specific to the quality of service.例文帳に追加

各サービスの質に特定的なマッチングレートは、干渉の平均エネルギに対する１ビットの平均エネルギの比Ｅｂ／Ｉを表わす第１のパラメータ（Ｅ_q）および、該当のサービスの質に特定的な最大パンクチャレートを表わす第２のパラメータ（Ｐ_q）に基づいて判定される。 - 特許庁

Using one puncturing pattern punctures coded bit sequences, the sequences have the same error correction capability and are employed for the H-ARQ(Hybrid Automatic Repeat Request) method or the transmission diversity method that can enhance the system performance.例文帳に追加

符号化されたビットシーケンスは一つのパンクチャリングパターンを用いてパンクチャリングされ、シーケンスは同一エラー訂正能力を有し、システムの性能を向上させるＨ−ＡＲＱ方法又は伝送ダイバーシティ方法に用いられる。 - 特許庁

To provide a semiconductor integrated circuit device which makes a high yield and high reliability possible by enhancing the detection capability of the verification of an OTP (One-Time Programmable) memory using an electric fuse, re-programming and relieving a detected failed bit, and a program method therefor.例文帳に追加

電気ヒューズを用いたＯＴＰメモリのベリファイの検知能力を向上させ、検出された不良ビットを再プログラムして救済することにより、高歩留まり、高信頼性を可能にする半導体集積回路装置及びそのプログラム方法を提供することを目的としている。 - 特許庁

The original data are sampled at prescribed timing, sampling data obtained at each point of time are enciphered as a signal showing one-bit of 1 or 0, and by doing that, enciphered data that are prevented from being decoded or altered are obtained even when the information with a small number of changes are enciphered.例文帳に追加

元データを所定タイミングでサンプリングし、各時点において得られるサンプリングデータを１、または０の１ビットを示す信号として暗号化することで、変化の少ない情報を暗号化した時にも、解読あるいは改竄不能な暗号データを得る。 - 特許庁

If the polarization direction of the ferroelectric layer 130 responsive to 0 or 1 is decided in advance and the polarization direction is controlled for each region below the upper electrodes 150, 160, then it is possible to write 2 bit data to one FET-type ferroelectric memory cell 100.例文帳に追加

０又は１に対応させる強誘電体層１３０の分極方向を決めておき、各上部電極１５０、１６０の下方領域毎に分極方向を制御すれば、１つのＦＥＴ型強誘電体メモリセル１００に２ビットのデータを書き込むことができる。 - 特許庁

The superconductive single-flux quantum zinc filter comprises a 1st zinc filter composed of a shift register with taps, a two-bit destructive readout counter, and an adder, and a 2nd zinc filter composed of one or more nondestructive readout counters and a destructive readout counter.例文帳に追加

タップ付きシフトレジスタと２ビット破壊読み出しカウンタと加算器とからなる第１のジンクフィルタと、非破壊読み出しカウンタを１個以上と破壊読み出しカウンタとからなる第２のジンクフィルタと、から超電導単一磁束量子ジンクフィルタを構成する。 - 特許庁

Wiring 66A having the grounding potential is inserted between reference current wiring 65 for supplying a reference current to functional blocks (one-bit DCC circuit areas 63) and gradation digital data wiring 68 and storage timing signal wiring 64, in positions where they vertically cross.例文帳に追加

さらに、機能ブロック（１ビットＤＣＣ回路領域６３）に基準電流を供給する基準電流配線６５と、諧調デジタルデータ配線６８および記憶タイミング信号配線６４とが、上下にクロスする箇所では、それらの間に、接地電位の配線６６Ａが挿入されている。 - 特許庁