「ONE-BIT」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

The method and apparatus also comprise a step of generating a central processing unit (CPU) clock in the clock shaper logic unit based on the output of the free-running counter and the at least one input specifying the desired frequency by comparing a bit-reversed version of the output of the free-running counter with the at least one input specifying the desired frequency.例文帳に追加

該方法及び装置は、また、自走カウンタの出力と所望の周波数を特定する少なくとも一つの入力とに基づいて、自走カウンタの出力のビット反転されたものと所望の周波数を特定する少なくとも一つの入力とを比較することにより、クロック整形ロジック・ユニットにおいて中央処理装置（ＣＰＵ）クロックを生成するステップを備える。 - 特許庁

This device is provided with a flip-flop circuit for setting first and second storage nodes to one side and the other side of first and second potential levels in accordance with stored data, and a switch circuit coupling electrically an internal node coupled electrically to a bit line and the first potential in accordance with the potential level of the storage node of one side in reading data.例文帳に追加

記憶するデータに応じて、第１および第２の記憶ノードを第１および第２の電位レベルの一方および他方に設定するためのフリップフロップ回路と、データ読出時において、一方の記憶ノードの電位レベルに応じて、ビット線と電気的に結合された内部ノードと第１の電位とを電気的に結合するスイッチ回路とを設ける。 - 特許庁

In a mobile station 16, downward transmission power is calculated by taking the vocoding rate expressed by at least one rate indicating bit in consideration and the vocoding rate is decided by decoding the head part of the frame so that power control is executed in a period being shorter than one frame from the repetition of the first frame.例文帳に追加

移動局１６は、少なくとも１つのレート指示ビットによって表されたボコーディングレートを考慮して、下方向の送信電力を計算し、フレームの先頭部分の復号化によってボコーディングレートを決定できるので、最初のフレームの反復から１つのフレームより短い期間の電力制御ができる。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの単位記録時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの単位記録時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

The receiver is further provided with a hardness value detecting means HVDM for at least one of bits expressing the listed symbol pj, to detect a situation which does not change between a free one listed symbol and another symbol, and a probability value correcting means PVCM for changing the integer probability value PrIV (ck), related to such a bit which does not change, into a non-integer value.例文帳に追加

その受信機はさらに、リスティングされたシンボルｐｊを表すビットのうちの少なくとも１つが任意の１つのリスティングされたシンボルと別のシンボルとの間で変化しない状況を検出するための硬値検出手段ＨＶＤＭと、そのような変化しないビットに関連付けられる整数確率値ＰｒＩＶ（ｃｋ）を非整数値に変更するための確率値補正手段ＰＶＣＭとを備える。 - 特許庁

The continuous flag bit is a flag which makes plural two dimensional codes one when plural processing is desired to be continuously performed by making the two-dimensional codes recognized, and when the flag is one, it is connected with the code data of an already recognized two-dimensional code and expanded code data are newly generated.例文帳に追加

この連続フラグビットは、複数の２次元コードを認識させることにより、連続させて複数の処理を行わせたい時に、それらの２次元コードが１とされるフラグであり、そのフラグが１である場合は、ステップＳ８３において、既に認識されている２次元コードのコードデータと連結され、拡張されたコードデータが新たに生成される。 - 特許庁

The distribution server distributes a plurality of video data subjected to coding and compression to one or more apparatuses connected to the network at the same time, and is provided with: a means for classifying the plural video stream data into groups; and a control means for decreasing a bit rate of a particular stream data in one and same group.例文帳に追加

ネットワークに接続された一つまたは複数の機器に、符号化圧縮された複数の映像データを同時に配信可能な配信サーバにおいて、該複数の映像ストリームデータをグループに分類する手段と、同一グループ内の特定のストリームデータのビットレートを低くする制御手段とを備えることを特徴とする。 - 特許庁

Then, one hash function is applied to a new electronic data replacing the bit data two or more times according to a predetermined rule, and thereby one hash value representing the electronic data is derived, and this hash value is related with the rule and the electronic data held in the memory 9 and is sent to the communication terminal 11.例文帳に追加

そして、ビットデータが置換された新たな電子データに対して一つのハッシュ関数を所定規則に従って複数回適用することにより、電子データを表す一つのハッシュ値を導出し、このハッシュ値をメモリ９に保持されているルール及び電子データと関連付けて通信端末１１に送る。 - 特許庁

Transformation object data in a space frequency region and one-dimensional inverse transformation data and two-dimensional inverse transformation data in a space region are stored and accessed by using a storage means with a shift array form by using the difference of bit sizes and the difference of existing time when executing two-time one-dimensional inverse transformation operations.例文帳に追加

シフトアレイ形式の格納手段を用いて、空間周波数領域における変換対象データと、空間領域における１次元逆変換済みデータおよび２次元逆変換済みデータを、２回の１次元逆演算を実行する際のそれらのビット・サイズの相違および存在時間の相違を利用して格納およびアクセスする。 - 特許庁

In a CCD image pickup device that conducts reading of signal charge by vertically mixing two pixels, that is, field reading, a complementary color coding of its color filter adopts a skew pattern where two color difference signals Cr, Cb obtained through vertically mixing two pixels are alternately in existence in the horizontal direction and shifted by one bit (one pixel) in the vertical direction.例文帳に追加

垂直２画素混合による信号電荷の読み出し、即ちフィールド読み出しを行うＣＣＤ撮像素子において、そのカラーフィルタの補色カラーコーディングを、垂直２画素混合によって得られる２つの色差信号Ｃｒ，Ｃｂが、水平方向において交互に存在しかつ垂直方向において１ビット（１画素分）ずれた斜めパターンとする。 - 特許庁

Since the level of the digital signal is adjusted in the state of the PCM signal, the number of level adjustment systems can be reduced to one as compared with a configuration in which the level is adjusted after converting to a balanced one-bit signal, thus reducing the number of components for switching input to a level regulator that has been required for sharing the level regulator with the analog signal.例文帳に追加

ディジタル信号をＰＣＭ信号の状態でレベル調整するので、平衡１ビット信号に変換してからレベル調整する構成に比べて、レベル調整系統を１系統に減少させることができ、アナログ信号とレベル調整器を共用するために必要であったレベル調整器への入力切り替えのための部品を削減できる。 - 特許庁

In a bit apparatus 20, provided at a cutter spoke 18 of a tunnel boring machine equipped with at least one ultra hard chip 21 and at least one excavating body 22 fixed with a chip 21 at the tip portion, a columnar body 23 is fixed to the cutter spoke 18, and the excavating body 22 is coupled to the columnar body 23 through a pin coupling in a rotatable manner.例文帳に追加

トンネル掘進機のカッタスポーク１８に設けられ、掘削用の少なくとも１つの超硬チップ２１と、チップ２１を先端部に固定した少なくとも１つの掘削体２２とを備えたトンネル掘進機のビット装置２０において、前記カッタスポーク１８に固定された柱体２３を有し、かつ、前記掘削体２２は、前記柱体２３に対し、ピン結合を介して回動可能に連結されている。 - 特許庁

The writing ports 31 receive register identifiers to identify one of the plural registers 160, receive a first signal (one bit of predicate data or a set signal or a reset signal, etc.), transmit the first signal and a decode signal to each of the registers 160, assert the decode signal to be transmitted to the register 160 to be identified by the register identifiers and deassert decode signals to be transmitted to other registers 160.例文帳に追加

該書込ポート(31)は、複数のレジスタ(160)の1つを識別するレジスタ識別子を受信し、第1の信号(1ビットの述語データ又はセット信号又はリセット信号等)を受信し、第1の信号及びデコード信号をレジスタ(160)の各々に送り、レジスタ識別子で識別されるレジスタ(160)へ送られるデコード信号をアサートし、他のレジスタ(160)に送られるデコード信号をデアサートする。 - 特許庁

The optical information recording medium is characterized by providing a transparent substrate to a light to read/write information, arranging the fine particles one particle of which becomes one bit information on the substrate and defining the distance between the substrate and the fine particle as equal to or less that the wavelength and it is constituted mainly in the optical information recording medium to reproduce, read and delete the information by light.例文帳に追加

光を用いて情報の再生、記録及び消去を行う光情報記録媒体において、情報の読み出し、書き込みを行うための光に対して透明な基板を有し、一粒子が一ビット情報となる微粒子が上記基板上に配列しており、基板と微粒子との距離が波長以下になっていることを特徴とする光情報記録媒体を主たる構成にした。 - 特許庁

On this page stream, a partial picture list composed of at least one group of partial picture data displaying the partial picture by bit map data, etc., which is a part of the display contents of one screen, and display mode information such as an XY coordinate showing a display position, and control information describing an instruction to be executed according to an input signal are described.例文帳に追加

前記ページストリームには、１画面の表示内容の一部である部分画像をビットマップデータなどで表した部分画像データと、その表示位置を表すＸＹ座標などの表示態様情報との少なくとも１つの組からなる部分画像リストと、入力信号に対応して実行されるべき命令が記述された制御情報とが記述されている。 - 特許庁

The method of erasing data of the SONOS memory device is characterised in that the data are erased by injecting hot holes that are generated by high electric field between at least one of the first electrode and the second electrode both connected with at least one bit line and a gate electrode connected with a wordline, into a nitride film through a tunnel oxide film energy barrier.例文帳に追加

少なくとも一つのビットラインに接続された第１及び第２電極のうち少なくとも一つの電極とワードラインに接続されたゲート電極間の高電界によって発生するホットホールがトンネル酸化膜エネルギー障壁を越えて窒化膜に注入されることによってデータが消去されることを特徴とするＳＯＮＯＳメモリ素子のデータ消去方法である。 - 特許庁

This method for displaying the image repeats n-times of displaying of the sub-field array of sub-frames obtained by dividing one frame by (n) (n is an integer), and a sub-field for displaying a low-order bit is added to at least one of the sub-frames.例文帳に追加

この目的を達成するため本発明の画像表示方法は、1フレームを１／ｎ（ｎは整数）したサブフレームのサブフィールド配列がｎ回繰り返して表示されるとともに、そのうちの少なくとも１つのサブフレームに下位ビットを表示するサブフィールドが付加された構成のサブフィールド配列である。 - 特許庁

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array.例文帳に追加

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。 - 特許庁

In the ferroelectric memory device, an operation process to execute any one of data read, data rewrite, or data write is repeatedly performed to at least one selected cell 18a of a plurality of ferroelectric memory cell 18 formed at each intersection point of a plurality of word lines 14 and a plurality of bit lines 16.例文帳に追加

強誘電体記憶装置では、複数のワード線１４及び複数のビット線１６の各交点に形成される複数の強誘電体メモリセル１８の少なくとも一つの選択セル１８ａに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁

At the time of multiplexing a client frame received from a client device 101 (, 102, 103) on an optical fiber 144, and transferring it to a base station device 130, a remote station device 111 (, 112, 113) generates a transfer frame by adding one bit string for synchronization to at least one client frame, and transmits the transfer frame to the base station device 130.例文帳に追加

リモート局装置１１１（，１１２，１１３）は、クライアント装置１０１（，１０２，１０３）から受信したクライアントフレームを光ファイバ１４４上で多重化して基地局装置１３０へ転送する際に、少なくとも一つ以上のクライアントフレームに対して一つの同期用ビット列を付加した転送フレームを生成し、この転送フレームを基地局装置１３０へ送出する。 - 特許庁

Each pixel 20 carrying out grayscale display by PWM is divided into a plurality of sub-pixels 10; data signals corresponding to different bit positions from each other in digital display data are supplied to the respective sub-pixels 10 and a PWM data signal is supplied to at least one of the plurality of sub-pixels 10 constituting one pixel 20 so as to decrease the clock frequency according to the division number into sub-pixels.例文帳に追加

各々ＰＷＭによる階調表示を行う各画素２０を、複数の副画素１０に分割し、各副画素１０には、デジタル表示データの互いに異なるビット位置に対応するデータ信号を供給し、１画素２０を構成する複数の副画素１０の内、少なくとも１つに対しＰＷＭデータ信号を供給することで、副画素への分割数に応じてクロック周波数の低減を図る。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの記録可能時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの記録可能時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

The semiconductor device with the plurality of semiconductor storage devices mounted thereon for using test input data for inspection having a bit length of the divided data bit width, and the inspecting method thereof are constituted so that memory selection signals can be enabled for the all of the semiconductor storage devices or the arbitrary plurality of semiconductor storage devices, to write the plurality of semiconductor storage device simultaneously by one write operation.例文帳に追加

複数の半導体記憶装置を搭載し、データビット幅を分割したビット長のテスト入力データを用いて検査を行う半導体装置およびその検査方法であって、メモリ選択信号を全ての半導体記憶装置あるいは任意の複数の半導体記憶装置に対してイネーブルにすることが可能な構成にし、１度の書き込み動作で、同時に複数の半導体記憶装置に書き込みを可能とするものである。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

It must have at least one color buffer, astencil buffer of at least 1 bit, and a depth buffer of at least 12 bits.This visual must have as many color bitplanes as the deepest PseudoColoror StaticColor visual supported on level 0. 例文帳に追加

このビジュアルは少なくとも 1 つのカラーバッファ、少なくとも 1 ビットであるステンシルバッファ、少なくとも 12 ビットであるデプスバッファを持たなければならない。 このビジュアルは、レベル 0 でサポートされている\\f3PseudoColor\\fP ビジュアルと \\f3StaticColor\\fP ビジュアルのうち深さが大きい方と同じだけのカラービットプレーンを持っていなければならない。 - XFree86

This is because Hiroshimafu-okonomiyaki puts far more amount of vegetables than that of Kansaifu-okonomiyaki, is less likely to be cooked because of thickness and thus the low heat in the household can not extract water from the vegetables and so the finished one is watery, a bit of skill is necessary for turning it over, and the iron plate, which is wide enough to be able to grill the dough, soba, egg, etc., at the same time, is necessary. 例文帳に追加

関西風と比べて遥かに大量の野菜が入り、また分厚くて火が通りづらい広島風の場合、家庭の低い火力では野菜の水分が飛ばずにべちゃっとした仕上がりになってしまうこと、ひっくり返すのにも多少の技術が必要なこと、生地・そば・卵などを同時に焼ける広い鉄板が必要なことなどがその理由である。 - Wikipedia日英京都関連文書対訳コーパス

In transferring bit map data of a display screen to a display 5, an electronic book reader 1 successively transfers odd-numbered pixel data at first out of data of one line and drives data electrodes corresponding to the odd-numbered pixels and data electrodes corresponding to adjacent even-numbered pixels by the transferred odd-numbered pixel data.例文帳に追加

電子ブックリーダ１は、表示画面のビットマップデータをディスプレイ５に転送する際に、１ライン分のデータのうち、まず、奇数番目の画素データを順に転送し、転送された奇数番目の画素データによって、その画素に対応するデータ電極および隣接する偶数番目の画素に対応するデータ電極を駆動する。 - 特許庁

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit is reversed after outputting one strobe ON signal and performing a prescribed waiting process.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

The output buffer control signal generator 131 reduces a high frequency component included in communication waves of communication signals on shifting from dominant to recessive to prevent ringing of communication waves by gradually increasing impedance of the transistors 132 and 133 during one bit time of a communication signal representing dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２，１３３のインピーダンスを徐々に高くすることにより、ドミナントからレセッシブへの変化時における通信信号の通信波形に含まれる高周波成分を低減して通信波形のリンギングを抑制する。 - 特許庁

The SRAM cell has NMOS drive transistors MDB and MDT and PMOS load transistors MLB and MLT as with a conventional 6 transistor SRAM cell, configures two CMOS inverters connected to a power line VDD and a ground line VSS, and holds data of one bit by positive feedback of cross-couple connection of the inverter pair.例文帳に追加

ＳＲＡＭセルは、従来の6トランジスタＳＲＡＭセルと同様に、ＮＭＯＳのドライブトランジスタMDB,MDT及びＰＭＯＳのロードトランジスタMLB,MLTを備え、電源線VDDとグランド線VSSに接続される２個のＣＭＯＳインバータを構成し、そのインバータ対のクロスカップル接続での正帰還により１ビットのデータを保持する。 - 特許庁

The output buffer control signal generation unit 131 makes the transistors 132a-132d and 133a-133d off in sequence to gradually make each impedance of output buffers (a first transistor group 132 and a second transistor group 133) higher in one bit time of the communication signal indicating dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄを順にオフにして出力バッファ（第１のトランジスタ群１３２及び第２のトランジスタ群１３３）の各インピーダンスを徐々に高くする。 - 特許庁

Information is written by turning on the writing transistor so that a potential of the bit line is supplied to a node where one of a source electrode and a drain electrode of the writing transistor and a gate electrode of the reading transistor are electrically connected, and then turning off the writing transistor so that a predetermined amount of charge is held in the node.例文帳に追加

情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、読み出し用トランジスタのゲート電極が電気的に接続されたノードにビット線の電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させる。 - 特許庁

The high-order decoder 12 generates a first high-order control signal 121 in accordance with a high-order bit value, and turns on a first high-order switch 11, which is coupled to a pair of voltage extracting points 102 adjacent to each other via one or more voltage extracting points 102, based on the first high-order control signal 121.例文帳に追加

上位デコーダ１２は、上位ビットの値に応じて、第１の上位制御信号１２１を生成し、当該第１の上位制御信号１２１に基づいて、１つ以上の電圧取り出し点１０２を介して隣り合う一対の電圧取り出し点１０２に接続された第１の上位スイッチ１１を導通させる。 - 特許庁

Since the second bite of an error command 81 is made "55H(01010101B)" which is set and reset at an interval of one bit, when a display control board D accurately receives the error command 81 and displays it, it is confirmed that no bridge (short circuit) between signal lines is present in the signal line to transmit the controlling command.例文帳に追加

エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁

When a sequence of digital speech samples is encoded into a bit stream, the digital speech samples are divided into one or more frames, and model parameters (205) are calculated by the frames and quantized (210) to generate pitch bits transmitting pitch information, voicing bits transmitting voicing information, and gain bits transmitting signal level information.例文帳に追加

ディジタル音声サンプルのシーケンスをビット・ストリームにエンコードする場合、ディジタル音声サンプルを１つ以上のフレームに分割し、フレーム毎にモデル・パラメータ（２０５）を計算し、モデル・パラメータを量子化（２１０）して、ピッチ情報を伝達するピッチ・ビットと、発声情報を伝達する発声ビットと、信号レベル情報を伝達する利得ビットとを生成することを含む。 - 特許庁

For the calculated residual, a coding parameter selection section 190 selects per time, from a plurality of coding parameters each indicating a combination of a lower bit length of fixed length coding and a type of variable length coding for the remaining upper bits, the one indicating a combination that produces the shortest code length of past residuals when coding the past residuals rather than the calculated residual.例文帳に追加

符号化パラメータ選択部１９０は、算出された残差に対して、固定長符号を用いる下位ビット長と残りの上位ビットに用いる可変長符号の種別との組み合わせを示す複数の符号化パラメータのうち、当該残差より過去の残差を符号化した場合に当該過去の残差の符号長が最も短くなる組み合わせを示すものを時刻ごとに選択する。 - 特許庁

This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.例文帳に追加

画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁

Consequently, the data packet can be reproduced on the receiving side at the same timing as that on the transmitting side by simply imparting one piece of positional information to a plurality of data packets even if the time interval of a data packet reproduced on the receiving side does not have a constant period in a bit stream inputted to the transmitting side.例文帳に追加

これにより、送信側に入力されるビットストリームにおいて受信側で再生するデータパケットの時間間隔が一定の周期を有していなくとも、複数のデータパケットに対して１つの位置情報を付与するだけで、受信側では送信側と同じタイミングでデータパケットを再生することができるようになる。 - 特許庁

To prevent deterioration in a bit error rate by dealing with a difference in radio wave propagation distances between an antenna of each base station and an antenna of a radio terminal, in an OFDM-MIMO radio communication system for performing simultaneous communication combining an OFDM system and a MIMO system between a plurality of base stations and one radio terminal.例文帳に追加

複数の基地局と一つの無線端末の間でＯＦＤＭ方式とＭＩＭＯ方式を組み合わせた同時通信を行うＯＦＤＭ−ＭＩＭＯ無線通信システムにおいて、各基地局のアンテナと無線端末のアンテナの間のそれぞれの電波伝搬距離の違いに対処し、ビット誤り率の劣化を防止することを図る。 - 特許庁

To realize a multiplex transmission system in which a plurality of remote station devices are connected through a common transmitting medium to one base station device, and when a client frame to be transmitted from each remote station device is multiplexed on the common transmitting medium by using a bit string for synchronization, and transmitted to the base station device, the transferring efficiency of the client frame can be improved.例文帳に追加

一つの基地局装置に対して複数のリモート局装置が共通の伝送媒体を介して接続され、各リモート局装置から送出されるクライアントフレームを、同期用ビット列によりその共通の伝送媒体上で多重化して基地局装置へ転送する場合に、クライアントフレームの転送効率を向上させることができる多重化伝送システムを実現する。 - 特許庁

Since the random counter updating processing for determining a big hit and the added value counter updating processing for determining the updating quantity of random counter are non-synchronously executed, the generation timing of the next bit hit is calculated on the basis of the generation of one big hit, and the illicit action using 'suspending board' for illicitly generating a big hit can be prevented.例文帳に追加

このように、大当たりを決定するための乱数カウンタ更新処理と、その乱数カウンタの更新量を決定するための加算値カウンタ更新処理とを、非同期に実行しているので、１の大当たりの発生に基づいて、次の大当たりの発生タイミングを算出し、不当に大当たりを発生させる「ぶら下げ基板」を用いた不正行為を防止することができる。 - 特許庁

The selection voltage adjustment method of the ferroelectric storage device has a step for respectively detecting voltages V_0 to V_4 outputted via either one of a wordline 14 and a bit line 16 connected to a ferroelectric memory cell 18 when a plurality of inspection voltages V_+S0 to V_+S4 are successively applied to the ferroelectric memory cell 18 in a prescribed unit of voltage.例文帳に追加

強誘電体記憶装置の選択電圧調整方法は、強誘電体メモリセル１８に所定電圧刻みで複数の検査電圧Ｖ_＋Ｓ０〜Ｖ_＋Ｓ４を順次印加した時に、その強誘電体メモリセルに接続されたワード線１４及びビット線１６のいずれか一方を介して出力される電圧Ｖ_０〜Ｖ_４をそれぞれ検出する工程を有する。 - 特許庁

In accordance with a bit shift quantity outputted from a pattern judging block 10 and data S16 to S18, the average of the image data of the object boundary pixel positioned in one direction or image data of the object boundary pixel positioned in both of the directions is written as image data in an image area excepting for an object in a pattern in the memory.例文帳に追加

パターン判定ブロック１０が出力するビットシフト量と、Ｓ１６乃至Ｓ１８のデータとに応じて、一方向に位置するオブジェクト境界画素の画像データまたは両方向に位置するオブジェクト境界画素の画像データの平均値を、メモリにおけるパターン内のオブジェクト外の画像領域に画像データとして書き込む。 - 特許庁

A communication system has at least one receiver, which is provided with a symbol listing means SLM to make a list LoS of a symbol pj having a possibility of being received, a marginalization means MGM for making the probability value PrIV (ck) relate to a bit representing the listed symbol pj, and a decoding means DM for detailing the probability value.例文帳に追加

受信される可能性があるシンボルｐｊのリストＬｏＳを作成するためのシンボルリスティング手段ＳＬＭと、確率値ＰｒＩＶ（ｃｋ）を、上記リスティングされたシンボルｐｊを表すビットに関連付けるためのマージナライゼーション手段ＭＧＭと、上記確率値を精緻化するための復号手段ＤＭとを備える少なくとも１つの受信機を有する通信システムに関する。 - 特許庁