「Phase delay」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

At this time, the fluorescence detection device controls the frequency of the modulation signal so that the value of the phase delay becomes close to a preset value.例文帳に追加

その際、位相遅れの値が予め設定された値に近づくように、変調信号の周波数を制御する。 - 特許庁

The signal switching section performs pulse delay and phase adjustment to the second modulation signal according to a modulation switch signal.例文帳に追加

信号切換部は、変調切換信号に応じて、第２変調信号にパルス遅延及び位相調整のいずれかを行う。 - 特許庁

To provide a device for measuring the shapes of articles, which improves precise filtering of signals for preventing the signals from aliasing or for correcting phase delay and amplitude of the signals.例文帳に追加

信号のエリアシングの防止と位相遅れや振幅の補正を行なうためのフィルタリングの精度を向上させる。 - 特許庁

A 1/4-wavelength distributed parameter transmission line may be provided instead of the lumped parameter type 90° phase delay circuit.例文帳に追加

この集中定数型９０°位相遅延回路の代わりに、１／４波長分布定数伝送線路を設けてもよい。 - 特許庁

A charge pump for use in a phase locked loop/delay locked loop includes a pull-up circuit, a pull-down circuit and an operational amplifier.例文帳に追加

位相ロックループ／遅延ロックループで使用するためのチャージポンプは、プルアップ回路とプルダウン回路と演算増幅器とを含む。 - 特許庁

In phase delay compensators 50 and 60, a processing for attenuating harmonic components of the predicted currents ide and iqe is performed.例文帳に追加

位相遅れ補償器５０，６０では、予測電流ｉｄｅ，ｉｑｅの高調波成分を減衰させる処理を行なう。 - 特許庁

Thereby, a phase difference between neighboring pulses of the multiplexed optical signal output from the delay means is stabilized (S5).例文帳に追加

それによって、遅延手段から出力される多重化光信号の隣接パルス間の位相差を安定化する（Ｓ５）。 - 特許庁

In phase delay compensators 60 and 62, processing for attenuating high harmonic components of the prediction currents ide and iqe is performed.例文帳に追加

位相遅れ補償器６０，６２では、予測電流ｉｄｅ，ｉｑｅの高調波成分を減衰させる処理を行なう。 - 特許庁

A phase difference signal down is outputted from the output terminal Q of the flip-flop 51 via a delay circuit 54.例文帳に追加

Ｄフリップフロップ５１の出力端子Ｑは遅延回路５４を経由して位相差信号ｄｏｗｎが出力される。 - 特許庁

To improve followability of active noise control by clarifying compensation of a phase delay in sampling technology.例文帳に追加

サンプリング技術における位相遅延の補償について明らかにし、能動制音制御の追従性を向上させる。 - 特許庁

To provide a delay interferometer for restricting the influence of a high-order component in compensation materials, which is caused by an optical phase adjustment board.例文帳に追加

光学位相調整板による補償材の高次成分の影響を抑制可能な遅延干渉計を実現する。 - 特許庁

The advance angle restriction groove 17 is formed that an end part on the delay side is set to a startable phase in which an engine can start.例文帳に追加

この進角制限溝１７は、遅角側の端部がエンジンを始動可能な始動可能位相に設定されている。 - 特許庁

To enable the avoidance of interference in a valve and a piston without delay, while operating the internal combustion engine with the optimal lift amount and phase.例文帳に追加

最適なリフト量および位相で内燃機関を運転しつつ、バルブおよびピストンの干渉を遅れなく回避する。 - 特許庁

To increase the operation speed between a macro and adjacent logic by suppressing the phase difference (delay) between a root clock and a CTS clock.例文帳に追加

ルートクロックとＣＴＳクロック間の位相差（遅延）を抑えて、マクロと隣接ロジック間の動作速度を向上させること。 - 特許庁

Each detection circuit 34 detects waves by a local oscillator clock with a phase delay according to a corresponding oscillation element.例文帳に追加

各検波回路３４は、対応する振動素子に応じた位相遅延を伴う局発クロックで検波処理を実行する。 - 特許庁

To provide a phase delay compensated filter circuit available even in a high-noise environment such as a magnetic disk unit.例文帳に追加

磁気ディスク装置など、ノイズの多い環境においても利用できる、位相遅れを補償したフィルタ回路を提供する。 - 特許庁

In a peak detection unit 106, a peak on the delay profile is detected and slot phase information of the peak is outputted.例文帳に追加

ピーク検出部１０６では、遅延プロファイル上のピークが検出され、ピークのスロット位相情報が出力される。 - 特許庁

By controlling the delay of the phase to ≤120 degrees or ≥240 degrees, the insulating pressure resistance of the insulating film is improved.例文帳に追加

その位相の遅れを１２０度以下もしくは２４０度以上とすることで該絶縁膜の絶縁耐圧が向上する。 - 特許庁

An amplitude and phase detection circuit 109 detects an amplitude signal and a phase signal from an input of the multiplication circuit 107 and an input of a phase modulated signal generation circuit 106, and a delay difference calculation circuit 110 calculates respective correlation functions from the respective detected amplitude and phase signals and calculates a delay difference from those maximum values.例文帳に追加

振幅位相検出回路１０９は、乗算回路１０７の入力及び位相変調信号生成回路１０６の入力から振幅信号と位相信号を検出し、遅延差算出回路１１０により、検出した振幅と位相の各信号からそれぞれの相関関数を計算し、それらの極大値から遅延差を算出する。 - 特許庁

A phase detection circuit includes a latch circuit that selects a preparation operation state before phase comparison or a circuit operation state after the phase comparison, to hold one of outputs used for generation of two pulse signals on an advance phase side and a delay phase side, based on an OR signal and an AND signal of two clock signals to be subjected to phase comparison.例文帳に追加

位相検出回路は、位相比較を行う２つのクロック信号の論理和信号と論理積信号とに基づき、進相側と遅相側の２つのパルス信号の生成に用いる一方の出力を、前記位相比較を行う準備動作状態と、前記位相比較を行った回路動作状態とに切り替えて保持するラッチ回路を備えている。 - 特許庁

The drive control device includes a phase command calculation unit 130 for determining a phase command which is a lead angle/delay angle of a phase to be corrected by performing a torque feedback calculation based on a deviation between a torque command value to the three-phase AC motor M and an actual torque value of the three-phase AC motor M and for sequentially storing and updating the determined phase command.例文帳に追加

三相交流モータＭに対するトルク指令値と三相交流モータＭの実際のトルク値との偏差に基づくトルクフィードバック演算を行って補正すべき位相の進角量／遅角量である位相指令を求めるとともに、この求めた位相指令を逐次記憶更新する位相指令演算部１３０を設ける。 - 特許庁

While a tap coefficient is successively updated in the phase interpolation filters 9 and 81 in response to a phase offset quantity ϕ of an integrated value of a phase error in a phase offset operator 84, the phase interpolation filter 81 has a tap number/bit width set smaller than that of the phase interpolation filter 9, and a loop delay time is shortened in the PLL 8.例文帳に追加

位相オフセット演算器８４において位相誤差の積算値である位相オフセット量φに応じて、位相補間フィルタ９および位相補間フィルタ８１では、タップ係数が逐次更新されるが、位相補間フィルタ８１は、位相補間フィルタ９と比較して、タップ数／ビット幅が小さく設定され、ＰＬＬ８内のループ遅延時間を短縮する。 - 特許庁

To provide a timing control device for locking well even if carrying out locking operation in the drained state of oil and locking oil in a hydraulic chamber besides setting a locking phase in which a lock mechanism works, to an intermediate phase different from a most advance phase and a most delay phase.例文帳に追加

ロック機構が働くロック位相が最進角位相と最遅角位相とは異なった中間位相に設定され、ロック動作を、流体圧室内の油及びロック油のドレイン状態で実施するものにあっても、良好にロックがかかる開閉時期制御装置を得る。 - 特許庁

A master DLL circuit 11 generates first stage number data Ds1 showing the number of stages of a delay element to be used to delay a reference clock signal CLKr to a predetermined phase.例文帳に追加

マスタＤＬＬ回路１１は、基準クロック信号ＣＬＫｒを所定の位相まで遅延させるために使用する遅延素子の段数を示す第１段数データＤｓ１を生成する。 - 特許庁

A synchronous circuit tracks a phase relationship of the clocks, even when the input and the output of the delay circuit are separated, and gives an instruction to reconnect the delay circuit at suitable timing.例文帳に追加

同期回路は、遅延回路の入力と出力が切り離された状態においても、クロックの位相関係を追跡し、適切なタイミングで遅延回路を再接続させるための指示を与える。 - 特許庁

To precisely adjust the delay time of a clock signal, and to correctly operate phase comparison in a semiconductor integrated circuit on which a delay circuit and a DLL circuit are loaded.例文帳に追加

本発明は、遅延回路およびDLL回路を搭載した半導体集積回路に関し、クロック信号の遅延時間を精度よく調整し、位相比較を正しく行うことを目的とする。 - 特許庁

The light delay interference circuit 2 demultiplexes phase-modulated WDM signal light and multiplexes the light after giving a delay difference, so as to perform conversion into intensity-modulated WDM signal light.例文帳に追加

光遅延干渉回路２は、位相変調されたＷＤＭ信号光を分波し、遅延差を与えた後に合波することにより、強度変調されたＷＤＭ信号光に変換する。 - 特許庁

To provide a digital phase locked loop(PLL) circuit that causes no hazard to an output clock of the PLL when a delay output lead-out position of unit delay elements in multi-stage connection is changed.例文帳に追加

デジタルＰＬＬ回路において、多段接続された単位遅延素子の遅延出力引き出し位置を変更する時にＰＬＬ出力クロックにハザードが発生しないようにする。 - 特許庁

Moreover, the generated clock signal is sent out as a feedback signal FB to the upstream side unit through a delay circuit 345 of which a delay amount is controlled according to a phase difference from the picture data.例文帳に追加

また、生成されたクロック信号は、画像データとの位相差によって遅延量が制御される遅延回路３４５を経て上流側装置へフィードバック信号ＦＢとして送出される。 - 特許庁

Then, the delay circuit 10 is provided with the smaller number of inductance component branches, i.e., inductance elements while having a phase characteristic being the same as that of the conventional delay circuit and is proper for miniaturization.例文帳に追加

したがって、遅延回路１０は、従来の遅延回路と同様な位相特性をもちつつ、インダクタンス成分枝、つまりインダクタンス素子の数が少なく、小型化に好適な回路となっている。 - 特許庁

The memory access circuit 14 comprises: a phase locked circuit 141; a first phi clock tree 151; first and second delay synchronization circuits 142 and 143; first and second phase detect circuits 147a and 147b; and a master delay synchronization circuit 155.例文帳に追加

メモリアクセス回路１４は、位相同期回路１４１と、第１ファイクロックツリー１５１と、第１及び第２遅延同期回路１４２及び１４３と、第１及び第２位相検出回路１４７ａ及び１４７ｂと、マスタ遅延同期回路１５５と、を備える。 - 特許庁

The phase matching circuit part 110 has a plurality of delay buffers 111 and a selector 112 for selecting the outputs of the delay buffers and delays the outputted image data within a range corresponding to one cycle of the video clock to remove the phase shift contained in the video clock.例文帳に追加

位相合わせ回路部１１０は、複数段の遅延バッファ１１１と、その出力を選択するセレクタ１１２とを有し、出力する画像データをビデオクロック１周期分の範囲で遅延し、ビデオクロックに含まれる位相ずれを除去する。 - 特許庁

An input signal is retimed by a positive clock of a voltage controlled oscillator 6-5 at a first retiming means 1-11, and a delay phase from the input signal of the positive clock is detected at a delay phase detecting means 1-12 of the positive clock.例文帳に追加

第１リタイミング手段１−１１で入力信号を電圧制御発振器６−５の正相クロックでリタイミングし、正相クロック遅れ位相検出手段１−１２で正相クロックの入力信号からの遅れ位相を検出する。 - 特許庁

A first stage limiter amplifier 44 of the delay detection type FM demodulator outputs biphase output signals of in phase and opposite phase, then the circuit is miniaturized by minimizing the circuit configuration and the wiring for delay detection.例文帳に追加

遅延検波型ＦＭ復調器は、初段のリミッタ増幅器４４で同相および逆相の２相の出力信号を出力するようにしたので、遅延検波のための回路構成および配線を最小限にして回路の小型化を図っている。 - 特許庁

To improve the receiving performance of the receiving signal of a message by using not only the delay profile of the massage but also its preamble information (its pass phase, pass correlation value, noise power, and delay profile) when sensing the pass of the message, and by improving the detection accuracy of the pass phase of the message.例文帳に追加

メッセージのパス検出の際に、メッセージの遅延プロファイルのみではなくプリアンブル情報（パス位相、パス相関値、雑音電力、遅延プロファイル）も用いることによりメッセージのパス位相の検出精度を良くし、受信性能を向上させる。 - 特許庁

To provide a head-separated type TV camera apparatus, a camera control unit and camera head for use in the apparatus capable of achieving a no-adjustment of a circuit to improve clock jitters and compensate phase-delay caused by a phase-delay factor of transmission path, for example, a length of a cable.例文帳に追加

クロックジッタを改善する、伝送路位相遅延要因、例えば、ケーブル長による位相遅延を補償するための回路を無調整化したヘッド分離型のテレビジョンカメラ装置およびそれに用いるカメラ制御ユニットとカメラヘッドを提供する。 - 特許庁

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

The optical transmitter is equipped with: an optical modulator containing a phase modulator (20) and a delay interferometer (30) for delay interference of a part of output light of the phase modulator; and a controller (60) for monitoring an output level of the delay interferometer and controlling an amplitude of the modulator driver based on the result of monitoring.例文帳に追加

光送信機は、位相変調器（２０）と位相変調器の出力光の一部を遅延干渉させる遅延干渉計（３０）とを内蔵する光変調器と、遅延干渉計の出力レベルをモニタし該モニタ結果に基づいて変調器ドライバの振幅を制御する制御部（６０）と、を備える。 - 特許庁

Since the output of the PLL circuit 32 latches on the input side, there is no problem for phase shift between the reference signal and delay output, and the multiplied signal outputted from the PLL circuit 32 have a constant phase with the reference signal, and the delay amount of reference signal becomes the delay amount of the multiplied output signal as it is.例文帳に追加

ＰＬＬ回路３２の出力で入力側をラッチするので、基準信号と遅延出力との位相ずれの問題はなく、ＰＬＬ回路３２から出力される逓倍信号は、基準信号と位相が一定となり、基準信号の遅延量は、そのまま逓倍出力信号の遅延量となる。 - 特許庁

The phase comparison part 15 is provided with a phase (frequency) comparator 5 which compares the phase difference between an input clock S1 and a frequency divided clock S2 and a phase (frequency) comparator 7 which compares the phase difference between the input clock S1 and a frequency divided clock S3 which has been delayed in a delay circuit 4 by a prescribed time.例文帳に追加

この位相周波数比較部１５は入力クロックＳ１と分周クロックＳ２の位相差を比較する位相（周波数）比較器５と，入力クロックＳ１と遅延回路４によって所定時間の遅延を与えた分周クロックＳ３との位相差を比較する位相（周波数）比較器７とを備える。 - 特許庁

A phase adjustment circuit 31 gives a phase adjustment value Dp, a first number of stages correction value for correcting the delay time caused by the wiring from the first delay circuit 21 to the phase comparison circuit 22 of a master DLL circuit 11, and a second number of stages correction value for correcting the delay time caused by the input buffer circuit 33 and the output buffer circuit 34 of a slave DLL circuit 12.例文帳に追加

位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。 - 特許庁

The delay locked loop device includes: the delay locked loop including a duty cycle compensator for receiving first and second clocks; and a reset control block for resetting the delay locked loop if a phase difference between the first and second clocks is over a predetermined amount after the delay locked loop achieves a delay locking state.例文帳に追加

第１クロックと第２クロックとをそれぞれ受信するデューティサイクル補償部を有する遅延固定ループと、クロックのロック後の電源電圧の変動に応じて前記第１クロック及び第２クロックの位相差が予定された遅延値以上の場合、前記遅延固定ループをリセットするリセット制御部とを備える遅延固定ループ装置を提供する。 - 特許庁

A delay indicated value calculating circuit 101 obtains a delay indicated value which is obtained by cumulatively adding M-N in every cycle of the input clock signal and generated by subtracting N from K when the delay indicated value K exceeds N, and increases or decreases the delay indicated value K according to a phase adjustment signal 30 showing phase control over the output clock signal.例文帳に追加

遅延指示値算出回路１０１により、入力クロック信号のサイクルごとにＭ−Ｎを累積的に加算した値からなる遅延指示値Ｋであって、かつ遅延指示値ＫがＮ以上となった場合にはＫからＮを減算した値となる遅延指示値Ｋを求め、出力クロック信号に対する位相制御を示す位相調整信号３０に応じて遅延指示値Ｋの値を増減する。 - 特許庁

Also, the DLL circuit is provided with a phase comparing circuit which inputs the reference clock signal from the first node, inputs the first internal clock signal from the second node, and outputs phase difference between the inputted reference clock signal and the inputted first internal clock signal, and a delay control circuit for outputting the delay control signal to the delay circuit based on the phase difference from the phase comparing circuit.例文帳に追加

また、ＤＬＬ回路は、前記第１のノードから前記基準クロック信号を入力し、前記第２のノードから前記第１の内部クロック信号を入力し、前記入力される基準クロック信号と前記入力される第１の内部クロック信号との位相差を出力する位相比較回路と、前記位相比較回路からの前記位相差に基づいて前記遅延制御信号を前記遅延回路に出力するための遅延制御回路とを具備する。 - 特許庁

Then a window change amount detection circuit 108 detects the shift of the window position and a phase correction circuit 105 controls an output phase of a 1 symbol delay circuit 104 according to the shift so as to match the phase with that of an output of an FFT circuit 108 fed to a delay detection circuit 106.例文帳に追加

そこでねウィンドウ変化量検出回路１０８でウィンドウ位置のずれ分を検出し、位相補正回路１０５にてそのずれ量に応じて１シンボル遅延回路１０４の出力位相を制御することで、遅延検波回路１０６に供給されるＦＦＴ回路１０３の位相に一致させる。 - 特許庁