「Phase delay」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To provide a manufacturing method for a differential phase modulated light receiving module can reduce a cost and can make a size compact, while keeping the consistency of delay of a differential signal flowing between a delay interferometer and a balanced receiver in an inside of the balanced receiver, and the differential phase modulated light receiving module.例文帳に追加

バランスドレシーバの内部に遅延干渉計とバランスドレシーバとの間を流れる差動信号の遅延の整合性を保ちつつ、低コスト化、小型化を実現できる差動位相変調光受信モジュールの製造方法及び差動位相変調光受信モジュールを提供する。 - 特許庁

The above correction value contains a phase delay in a circuit for detecting a recording clock signal from a wobbling signal which causes the deviation of a data recording position from a target position and a phase delay in a circuit for detecting address information, then, the highly accurate correction value is obtained.例文帳に追加

この補正値には、データの記録位置と目標位置とのずれの要因であるウォブル信号から記録用クロック信号を検出する回路での位相遅れ及びアドレス情報を検出する回路での位相遅れがそれぞれ含まれることとなり、精度良い補正値を求めることができる。 - 特許庁

Input/output demodulation sections A and B extract a baseband signal in the RF input/output of an RF amplifier, a delay detection section E detects a time difference and a phase difference between both signals, a delay adjustment section C adjusts synchronization, and the output demodulation section B adjusts phase.例文帳に追加

入出力復調部Ａ，ＢでＲＦ増幅器のＲＦ入出力のベースバンド信号を抽出し、両信号の時間差、位相差を遅延検出部Ｅで検出して、遅延調整部Ｃにより同期合わせを、出力復調部Ｂにより位相合わせを行う。 - 特許庁

On the other hand, a branching filter 31 of the phase adjustment circuit 30 separates the main carrier signal amplified by the main amplifier 14 into frequency bands and delay circuits 32, 33 adjust the phase of the distortion compensation signals in matching with the delay of the signal in the distortion compensation circuit 20 and a synthesizer 34 synthesizes the separated main carrier signals.例文帳に追加

一方、位相調整回路３０は、主増幅器１４で増幅された主搬送波信号を分波器３１で各周波数帯に分離した後、遅延回路３２、３３により歪補償回路２０における信号の遅れに合わせて位相調整し、合成器３４で合成する。 - 特許庁

This transmitter/receiver is provided with a phase semi-fixed adjuster 22, a level semi-fixed adjuster 23 and a delay semifixed adjuster 24 for manually adjusting and fixing the phase difference, the receiving electric field level difference and the delay time difference between received signals in two spatially separated antennas 21 and 22.例文帳に追加

空間を隔てた二つのアンテナ２１、３１での受信信号間の位相差、受信電界レベル差、および遅延時間差を手動により調整して固定する位相半固定調整器２２、レベル半固定調整器２３、および遅延半固定調整器２４を備えている。 - 特許庁

The phase detection circuit 42 conducts phase-detects, using the difference of phases based on the difference of delay times between the two delayed FM-modulated signals to output a detected signal to an LPF circuit 43.例文帳に追加

位相検波回路４２は、２つの遅延されたＦＭ変調信号間の遅延時間の差に基づく位相差を利用して位相検波を行い、検波信号をＬＰＦ回路４３に出力する。 - 特許庁

When the phase delay detecting signal S is impressed to a reset input, an RS latch 22 turns DOUT to '1' and when the phase advance detecting signal R is impressed to the reset input, the DOUT is turned to '0'.例文帳に追加

ＲＳラッチ２２は、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴを”１”に、リセット入力に位相進み検出信号Ｒが印可されると、ＤＯＵＴを”０”とする。 - 特許庁

A phase delay means 13 outputs a delayed clock that is delayed by a value corresponding to a phase of a system clock that is not inputted to a PLL circuit 12 of first and second system clocks.例文帳に追加

位相遅延手段１３は、第１および第２の系統クロックのうちのＰＬＬ回路１２に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する。 - 特許庁

Since the phase shift circuit 16 shifts the phase of the signal, frequency points for making adverse group delay ripple deviations in the first and second ceramic filters 14 and 15 can be set mutually different.例文帳に追加

位相シフト回路１６が信号の位相を変移させることにより、第１及び第２のセラミックフィルタ１４、１５における群遅延リップル偏差が悪化する周波数ポイントを互いに異ならせることができる。 - 特許庁

The positions of edges are displaced within the frames allocated to the bit values of the sub-information in such a manner that phase advance errors and phase delay errors appear with prescribed regularity in optical reading.例文帳に追加

副情報のビット値に割り当てられたフレーム内では、光学的な読み取り時において進相誤差及び遅相誤差が所定の規則性をもって現れるよう、エッジの位置が変位している。 - 特許庁

Next, the phase of the camshaft and the vane rotor moves to the ignition timing delay side by driving reaction when the cam crest of the camshaft runs on the tappet, and a lock can be performed by a stopper pin in the intermediate lock phase.例文帳に追加

次に、カムシャフトのカム山がタペットを乗り上げる時の駆動反力により、カムシャフトとベーンロータの位相が遅角側に移動し、中間ロック位相でストッパーピンによりロックすることが可能となる。 - 特許庁

In so doing, at a signal input part 2, calibration signals Sin1 and Sin2 for measuring a circuit passage time τ of a signal and the phase delay time of the amplitude signal, with respect to the phase signal.例文帳に追加

その際、信号入力部２では、信号の回路通過時間τおよび位相信号に対する振幅信号の位相遅延時間を測定するための校正信号Ｓin１，Ｓin２を生成する。 - 特許庁

To provide a liquid jet apparatus making a jetting timing of liquid proper by compensating the phase delay of the drive pulse to an actuator, printing device, and a method of adjusting the phase of the drive pulse.例文帳に追加

アクチュエータへの駆動パルスの位相遅れを補って液体の噴射タイミングを適正なものとする液体噴射装置および印刷装置並びに駆動波形位相調整方法を提供する。 - 特許庁

In order to select either one of the same polarity clock or the reversed polarity clock, a phase for the delay feedback clock is compared with the phase for the external clock inputted externally.例文帳に追加

前記同極性クロック及び逆極性クロックのうちのいずれか一つを選択するために、前記遅延フィードバッククロックの位相と外部から入力される前記外部クロックの位相とを比較する。 - 特許庁

The bit synchronization circuit 1 consists of a polyphase clock generating circuit 2, phase comparator 3, identification circuit 4, majority phase decision circuit 5, data selection circuit 6, clock frequency divider circuit 7, storage circuit 8, and delay circuit 9.例文帳に追加

ビット同期回路1は多相クロック発生回路2、位相比較器3、識別回路4、多数決位相決定回路5、データ選択回路6、クロック分周回路7、保持回路8、遅延回路9から構成される。 - 特許庁

The reception processing portion 1406 has a configuration containing a logic processing circuit for performing bit delay processing, in response to the determined result by the phase comparison circuit 1407 and the phase determination circuit 1408.例文帳に追加

受信処理部１４０６は、位相比較回路１４０７および位相判定回路１４０８による判定結果に対応してビット遅延処理を行う論理処理回路を含む構成を有する。 - 特許庁

This approach includes determining differences 46, 48 between an output phase of each interferometer at a time t and the phase of the same output at a time subtracting the delay of the other interferometer from the time t.例文帳に追加

このアプローチは、時間ｔにおける各干渉計の出力の位相と、時間ｔから他方の干渉計の遅延を引いた時間における同じ出力の位相との差(46及び48)を求めることを含む。 - 特許庁

During switching the decimation ratio M, an internal frequency switching timing of the digital phase tracking part is delayed in consideration of a digital circuit internal delay to realize seamless switching without phase rotation.例文帳に追加

デシメーション比Ｍの切り替え時はデジタル回路内部遅延を考慮してデジタル位相追従部の内部周波数切り替えタイミングを遅らせることで位相周りのないシームレスな切り替えを実現する。 - 特許庁

A switch selectively electrically connects a phase delay line in series between the phase shifter and the second group of antenna array elements to practically double the number of good beam positions of the antenna array.例文帳に追加

アンテナアレイの良好なビーム位置の数を実質的に２倍とするために、スイッチが、移相器とアンテナアレイ要素の第２のグループとの間に、移相遅延ラインを直列に選択的に電気接続する。 - 特許庁

The phase detection circuit 6 extracts an output of voltage or current corresponding to a phase difference between the clock generated by the clock generation circuit 2 and the reception clock and controls the delay circuit 4 with the output.例文帳に追加

位相検出回路６で、クロック発生回路２で発生したクロックと受信クロックとの位相差に応じた電圧または電流の出力を取り出し、その出力で遅延回路４を制御する。 - 特許庁

A phase adjusting circuit 8 performs phase delay processing to a dot clock DCK1 generated by an oscillator 2 to generate a dot clock DCK3 and supplies the dot clock DCK3 to a timing controller 7.例文帳に追加

位相調整回路８は発振子２で生成されたドットクロックＤＣＫ１に位相遅延処理を施してドットクロックＤＣＫ３を生成し、このドットクロックＤＣＫ３をタイミングコントローラ７に供給する。 - 特許庁

In the delay circuits 26I and 26Q, by matching the phase of reception signals from a target depth with the phase of reference waves, demodulation signals from the target depth are selectively extracted.例文帳に追加

遅延回路２６Ｉ，２６Ｑにおいて、目的とする深さからの受信信号の位相と参照波の位相を一致させることにより、目的とする深さからの復調信号が選択的に抽出される。 - 特許庁

The delay time Tos between the clocks contained in the four-phase clock 200 is always in a proportional relation with the cycle Tosc of the oscillating clock 100 since it is generated based on the phase difference of the oscillating clock 100.例文帳に追加

４相クロック２００に含まれるクロック間の遅延時間Ｔｏｓは、発振クロック１００の位相差に基づき生成されるので、発振クロック１００の周期Ｔｏｓｃと常に比例関係にある。 - 特許庁

A synchronous state deciding unit 105 decides it from a phase error quantity outputted from a phase error calculating unit 104 whether or not synchronization is made, and outputs the synchronous state to a delay quantity control unit 106.例文帳に追加

同期状態判定部１０５は位相誤差算出部１０４から出力された位相誤差量から同期しているか否かを判定し、遅延量制御部１０６に同期状態を出力する。 - 特許庁

In the re-synchronization process, a delay section 200 is used to restore the loop gain of the loop filter 100 in a timing when a phase of the clock output signal is just close to a phase of the new reference clock.例文帳に追加

再同期過程では、遅延部２００により、クロック出力信号２４の位相が新たな基準クロックの位相に丁度近くなったタイミングで、ループフィルタ１００のループ利得が元に戻るようにした。 - 特許庁

The phase of the operation clock signal transmitted from the shortest clock tree is adjusted for delay to match the phase of the operation clock signal transmitted from the clock tree with equal length and step, on the basis of the stores phase difference during normal operation, and the delay adjusted operation clock signal is supplied to the order circuits of the block circuits A102, B103 and C104.例文帳に追加

そして、通常動作時に、この記憶した位相差を基に、最短のクロックツリーにより伝播される動作クロック信号の位相を等長等段のクロックツリーにより伝播される動作クロック信号の位相に合わせる遅延調整を行って、この遅延調整した動作クロック信号をブロック回路Ａ１０２、Ｂ１０３、Ｃ１０４の順序回路へ供給する。 - 特許庁

By a phase lag time measuring section 1, phase lag time is measured between an excitation signal RS output from an excitation signal generator 101 and outputs S1 and S2 from the resolver; a variable delay part 2 delays the exciting signal RS by a delay, corresponding to the phase lag time DT calculated by the phase lag time measuring section 1 and outputs it as a synchronization signal SS input to a synchronous detector 105.例文帳に追加

位相遅れ時間測定部１が、励磁信号生成部１０１から出力される励磁信号ＲＳと、レゾルバからの出力Ｓ１、Ｓ２との間の、位相遅れ時間を測定し、可変ディレイ部２が、位相遅れ時間測定部１により算出された位相遅れ時間ＤＴに応じたディレイで励磁信号ＲＳを遅延させ、同期検波部１０５へ入力する同期信号ＳＳとして出力する。 - 特許庁

To provide an interface circuit for automatically adjusting fluctuations of the delay time of data transmission, and for ensuring phase difference for correctly receiving data.例文帳に追加

データ伝送の遅延時間の変動を自動で調整し、データを正しく受信するための位相差を確保するインターフェース回路を提供する。 - 特許庁

Thereby, the phase of the coil current is advance/delay-controlled, corresponding to the difference between the rotation speed and the synchronization speed of the rotor 6.例文帳に追加

これによって、回転子６の回転速度と同期速度との差分に応じてコイル電流の位相を進遅制御するようになっている。 - 特許庁

To provide an apparatus for adjusting the phase of a data signal, with which delay amount can be adjusted automatically, without stopping normal data transmission/reception.例文帳に追加

通常のデータ送受信を停止させることなく、遅延量を自動調整することができるデータ信号位相調整装置を提供する。 - 特許庁

To provide an AC current controller which can delay AC phase by being serially connected between a power source and a load at a small loss.例文帳に追加

低損失で、電源と負荷の間に直列接続して電流位相を遅らせることができる交流電流制御装置を提供する。 - 特許庁

To provide a demodulator of an optical continuous phase frequency shift keying (CPFSK) signal without using a delay interferometer.例文帳に追加

本発明は，遅延干渉計を用いない光位相連続周波数変調（ＣＰＦＳＫ）信号の復調装置を提供することを目的とする。 - 特許庁

PHASE DELAY ELEMENT, METHOD FOR MANUFACTURING THE SAME, SUBSTRATE HAVING THE SAME, METHOD FOR MANUFACTURING THE SUBSTRATE, AND LIGHT FEEDING METHOD AND LIQUID CRYSTAL DISPLAY APPARATUS USING THE SAME例文帳に追加

位相遅延素子とその製造方法、これを有する基板とその製造方法、これを用いた光供給方法、及び液晶表示装置 - 特許庁

To provide a data transfer device performing stable reception on a reception side even if there is a phase difference by propagation delay of a clock signal and each signal.例文帳に追加

クロック信号と各信号の伝搬遅延による位相差があっても受信側で安定して受信するデータ転送装置を提供する。 - 特許庁

To correct errors such as phase advance and delay to thereby improve the accuracy of a clock while having fluctuating characteristics of a PLL circuit.例文帳に追加

ＰＬＬ回路の変動特性を有しつつも、位相の進みや遅れ等の誤差を補正でき、クロックの精度を上げることができるようにする。 - 特許庁

Each of the antenna elements is programmable with respective phase delay to direct microwave illumination beam toward a target of the human subject.例文帳に追加

アンテナ素子のそれぞれは、被検者上のターゲット向けてマイクロ波照射ビームを送るように、それぞれの位相遅れをプログラムすることが可能である。 - 特許庁

Accordingly, delay times of the lines 32, 33 are set equal, and a phase error between the signals CLKP and CLKN can be reduced.例文帳に追加

したがって、ディレイライン３２，３３の遅延時間を等しくすることができ、クロック信号ＣＬＫＰ，ＣＬＫＮの位相誤差を小さくすることができる。 - 特許庁

To reduce the power consumption of a circuit for adjusting the phase of sampling clock by finding the number of delay stages to be non-activated by simple control.例文帳に追加

簡易な制御で非活性化する遅延段の数を求め、サンプリングクロックの位相を調整するための回路の消費電力を削減する。 - 特許庁

The power fed to the electromagnetic coil 22 is controlled to generate the magnetic field for accelerating the reciprocal movement in this timing or with a slight delay in phase.例文帳に追加

この時点で、又は僅かな位相遅れをもって、往復運動を助長する磁界を発生させるように電磁コイル22を通電制御する。 - 特許庁

To provide a differential amplifier which can reduce a duty cycle distortion in an output signal when it is used in a phase locked loop (PLL) or a delay locked loop (DLL).例文帳に追加

位相固定ループ（ＰＬＬ）又は遅延同期ループ（ＤＬＬ）に使用される場合、出力信号のデューティ比の歪曲を減少させること。 - 特許庁

The modulated signals I2 and Q2 are delayed by ΔT (=2/B) by delay circuits 42 and 44, respectively and are applied to phase modulators 32 and 36.例文帳に追加

変調信号Ｉ_２，Ｑ_２はそれぞれ、遅延回路４２，４４によりΔＴ（＝２／Ｂ）だけ遅延されて、位相変調器３２，３６に印加される。 - 特許庁

The phase ϕ of a reference signal to be provided to each quadrature detector is arbitrarily set to execute (n) steps of delay processing.例文帳に追加

各直交検波器３２に与える参照信号の位相φを適宜設定することによりｎ段階の遅延処理を行うことができる。 - 特許庁

Further more, the two balun circuits 32, 33 and the 90-degree phase delay circuit may be formed on the dielectric board 11 by a microstrip line.例文帳に追加

２つの平衡ー不平衡変換回路３２、３３と９０度位相遅延回路をマイクロストリップラインで誘電体の基板１１に形成してもよい。 - 特許庁

A delay unit 17 arranges the phase of inputted one bit data D1i, with respect to a ΔΣ modulation signal D1' from the ΔΣ modulator 13.例文帳に追加

遅延器１７は、ΔΣ変調器１３からの再ΔΣ変調信号Ｄ_1’に対する上記入力１ビットデータＤ_1iの位相を揃える。 - 特許庁

The delay interferometer in which a phase shifter 20 is incorporated includes a demultiplexer 12, a first reflecting mirror 14, a second reflecting mirror 16 and a multiplexer 18.例文帳に追加

位相シフタ20が組み込まれた遅延干渉計であり、分波器12、第1反射鏡14、第2反射鏡16、及び合波器18を具えて構成される。 - 特許庁