「Phase delay」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To reduce a phase error of a clock signal supplied from each Slave DLL by providing a means of correcting delay quantities of delay lines which disperse by Slave DLLs.例文帳に追加

Slave DLL毎にばらついているディレイラインの遅延量を補正することが可能な手段を提供することにより、各Slave DLLから供給されるクロック信号の位相誤差を低減する。 - 特許庁

By this means, it is possible to select a path even if the most appropriate path in a delay profile is a path corresponding to a path phase not selected in the composite delay profile.例文帳に追加

これによれば、ある遅延プロファイルにおける最適パスが合成遅延プロファイルにおいて選択されなかったパス位相に対応するパスであっても選択できるようになる。 - 特許庁

A second phase difference is calculated by using the same technique but a time offset is the delay expressing a relative delay of two optical transmissions in the test interferometer.例文帳に追加

第２の位相差は、同じ技法を使用して計算されるが、時間オフセットは、試験干渉計内の２つの光伝達の相対的な遅延を表す遅延である。 - 特許庁

A timing adjustment circuit 102 performs timing adjustment by adjusting the delay time of the amplitude signal and the phase signal on the basis of the calculated delay difference.例文帳に追加

そして、タイミング調整回路１０２において、算出した遅延差に基づいて振幅信号と位相信号の遅延時間を調整することで、タイミング調整を行う。 - 特許庁

A phase difference between a data signal and a clock signal is compared quantitatively without a high speed response of the circuit by adjusting an internal delay time of the delay circuit 17.例文帳に追加

遅延回路１７の内部遅延時間を調節することで、回路が高速応答しなくとも、データ信号とクロック信号の位相差を定量的に比較出来る。 - 特許庁

Thus, first and second ring oscillators 11, 12 maintain the oscillation so that the state of the phase is temporally shifted by a half of the delay time of each delay element.例文帳に追加

このため第１および第２のリング発振器１１，１２は、その位相状態が各遅延素子の遅延時間の１／２だけ時間的にずれた状態で発振を維持する。 - 特許庁

A path candidate creation unit 104 selects paths included in a width from respective delay profiles for respective antennas in a predetermined path phase range whose center is a path phase inputted from a composite delay profile path phase selection unit 103, and outputs to a path selection unit 105.例文帳に追加

パス候補生成部１０４は、合成遅延プロファイルパス位相選択部１０３から入力されたパス位相を中心とした所定のパス位相範囲において、アンテナ毎の各遅延プロファイルからこの幅に含まれるパスをパス候補として選択しパス選択部１０５に出力する。 - 特許庁

This clock generating circuit includes a delay line 110 that generates an internal clock signal LCLK, a phase control unit 120 that adjusts a phase of the internal clock signal LCLK by controlling the delay line 110, and a mode switching circuit 130 that switches an operation mode of the phase control unit 120.例文帳に追加

内部クロック信号ＬＣＬＫを生成するディレイライン１１０と、ディレイライン１１０を制御することによって内部クロック信号ＬＣＬＫの位相を調整する位相制御部１２０と、位相制御部１２０の動作モードを切り替えるモード切り替え回路１３０とを備える。 - 特許庁

Then, the phase of the delay signal from the (3/4) T delay part 115 is compared with the phase of a pulse signal from the vibration signal detection part 112 by a phase comparing part 116, and the frequency of a pulse signal to be outputted is controlled by the frequency variant part 113 on the basis of the comparison result.例文帳に追加

そして、位相比較部１１６により、（３／４）Ｔ遅延部１１５からの遅延信号の位相と、振動信号検出部１１２からのパルス信号の位相とが比較され、周波数可変部１１３により、比較結果に基づき、出力されるパルス信号の周波数が制御される。 - 特許庁

The DLL circuit 100 is provided with a delay control circuit 130 controlling activation of a delay unit in accordance with a phase comparison result of the phase comparing circuit 120 and a drive potential control circuit 140 for controlling a drive potential Vc in accordance with the comparison result of the phase comparing circuit 120.例文帳に追加

ＤＬＬ回路１００は、位相比較回路１２０の位相比較結果に応じて遅延ユニットの活性化を制御する遅延制御回路１３０と、位相比較回路１２０の比較結果に応じて駆動電位Ｖｃを制御する駆動電位制御回路１４０とをさらに備える。 - 特許庁

A phase comparison circuit 102 can detect a phase difference between the reference clock signal RCLK and an output signal of the delay line circuit 101, or a phase difference between a testing clock signal TCLK having a frequency lower than the one of the reference clock signal RCLK and the output signal of the delay line circuitry 101.例文帳に追加

位相比較回路１０２は、基準クロック信号ＲＣＬＫとディレイ・ライン回路１０１の出力信号との間又は基準クロック信号ＲＣＬＫより周波数の低い試験クロック信号ＴＣＬＫとディレイ・ライン回路１０１の出力信号との間の位相差を検出可能である。 - 特許庁

A phase difference deriving part 38 collects a set of two-dimensional (2D) data having the value of the detecting delay signal and the value of the discrete data as elements, optimizes the delay quantity so that the data point distribution of the data set on 2-D orthogonal coordinates becomes approximately straight distribution and finds out a phase angle corresponding to the optimized delay quantity to detect a phase difference Δθ.例文帳に追加

位相差導出部３８は検出用遅延信号の値と離散データの値とを要素とする２次元データの集合を収集し、２次元直交座標上におけるデータ集合のデータポイント分布が略々直線的分布になるように遅延量を最適化し、最適化した遅延量に対応した位相角を求めて位相差Δθを検出する。 - 特許庁

In the apparatus, a delay device 20 and a selector 22 applies a phase modulation by information 2 to a spreading code sequence for a Q-phase signal of a quadrature modulation and does not apply the phase modulation to a spreading code sequence for an I-phase signal.例文帳に追加

直交変調のＱ相信号のための拡散符号系列に対して遅延器２０及び選択器２２によって情報２による位相変調を適用し、Ｉ相信号のための拡散符号系列には位相変調を適用しない。 - 特許庁

Then, a certain operation for the two image data is carried out to calculate a phase-related index representing phase relation to a video signal and a delay that gives a desirable phase to the dot clock is determined based on the phase-related indexes.例文帳に追加

そして、２つの画像データに基づいた演算によって、映像信号との位相関係を示す位相関係指標をそれぞれ求め、これらの位相関係指標に基づいてドットクロックに望ましい位相を与える遅延量を決定する。 - 特許庁

A partition plate 24 sectioning the first air chamber 21 and second air chamber 22 has a duct 25 for phase delay, and the first air chamber 21 and second air chamber 22 communicate with each other through the duct 25 for phase delay.例文帳に追加

第１空気室２１と第２空気室２２とを区画している仕切板２４が位相遅延用ダクト２５を有していて第１空気室２１と第２空気室２２とが当該位相遅延用ダクト２５を介して相互に連通している。 - 特許庁

This device is provided with a loop circuit having a delay mean 12 providing a signal delay for an input musical sound signal, and a phase inverting mean 13 placed in the loop circuit inverting a phase of a signal circulating in the loop circuit.例文帳に追加

入力楽音信号に対して信号遅延を行なう遅延手段を有するループ回路と、上記ループ回路中に配置され該ループ回路を循環する信号の位相を反転する位相反転手段とを備えるようにする。 - 特許庁

For example, an output of the delay element 12a of a ring oscillator 12 is controlled by phase coupling circuits 13a, 13b so that a relation of a phase of outputs of delay elements 11a, 11b of the ring oscillator 11 is stably controlled.例文帳に追加

例えばリング発振器１２の遅延素子１２ａの出力は、位相結合回路１３ａ，１３ｂによって、リング発振器１１の遅延素子１１ａ，１１ｂの出力との位相関係がともに安定するように制御される。 - 特許庁

The microcomputer 15 changes a phase characteristic of a control system and compensates phase delay due to a load effect of a mechanism part which is generated when lens shift is small.例文帳に追加

マイクロコンピュータ１５は制御系の位相特性を変更し、レンズ移動量が小さい場合に生じる機構部の負荷の影響による位相遅れを補償する。 - 特許庁

When learning the reference position, an operation quantity of an actuator is set so as to change an intake valve phase toward the most ignition timing delay position being a reference phase (S110).例文帳に追加

基準位置学習時において、アクチュエータの作動量は、基準位相である最遅角位置へ向けてインテークバルブ位相が変化するように設定される（Ｓ１１０）。 - 特許庁

To suppress deterioration in an optical signal by suitably controlling a delay difference between pieces of data which are each phase-modulated even when RZ (Return to Zero) modulation is not performed on a multi-level phase modulation signal.例文帳に追加

多値位相変調信号がＲＺ変調されなくても、それぞれ位相変調されるデータの遅延差を適切に制御し、光信号の劣化を抑制すること。 - 特許庁

A phase adjustment circuit 100 has a phase-locked loop (PLL) oscillation circuit 110 with a voltage-controlled oscillator (VCO) 120 obtained by coupling a plurality of delay element circuits 121-124 in a ring shape.例文帳に追加

位相調整回路１００は、複数の遅延素子回路１２１〜１２４をリング状に結合したＶＣＯ１２０を有するＰＬＬ発振回路１００を備える。 - 特許庁

In this case, a CC phase search processing 110 working on a processor 115 adjusts a phase delay of the sampling clock and detects a start bit of the CC signal.例文帳に追加

このとき、プロセッサ１１５上で動作するＣＣ位相サーチ処理１１０により、サンプリングクロックの位相遅延量を調整し、ＣＣ信号のスタートビットの検出を行う。 - 特許庁

To provide a transmitter which synthesizes an amplitude component ρ and a phase component θ and calibrates a delay mismatch between the amplitude component and the phase component of the transmitter with high accuracy at high speed.例文帳に追加

振幅成分ρと位相成分θを合成する送信機の振幅成分と位相成分の間の遅延不整合を、高速かつ高精度に校正する。 - 特許庁

A bias adjust circuit mixes the phase compare output signal (725) and the phase lock output signal (715), to provide a combination bias signal (727) to the delay line (702).例文帳に追加

バイアス調節回路（７２６）が位相比較出力信号（７２５）とフェーズロック出力信号（７１５）とを混合して結合バイアス信号（７２７）を遅延線（７０２）へ供給する。 - 特許庁

As an output (voltage) of a phase comparator 14 is varied based on phase difference, a delay time is compensated in accordance with the output (voltage), and the postscript clock pattern is recorded again.例文帳に追加

位相差に基づいて位相比較器１４の出力（電圧）が変化するので、その出力（電圧）に応じて遅延時間を補正し、追記クロックパターンを再度記録する。 - 特許庁

To enable phase control over both regions in a delay direction and an advance direction with regard to a camshaft phase upon starting an engine, and to ensure the control stability.例文帳に追加

エンジン始動時のカム軸位相に対して遅角方向および進角方向の両方の領域に亘って位相制御を可能とし、その制御安定性も確保する。 - 特許庁

In the phase variation estimation unit 112, a phase variation for each time interval T_a(T_a<T_f) is estimated from the digital complex signal outputted from the orthogonal demodulation unit 1 and the delay signal.例文帳に追加

位相変動推定部112においては直交復調部1から出力されたデジタル複素信号と遅延信号とから、時間間隔T_a(T_a＜T_f)ごとの位相変動が推定される。 - 特許庁

A detector 12 detects at least one phase of the optical signals and a controller 14 controls the delay adjustment units 8 based on the detected modulation phase.例文帳に追加

複数の光信号の少なくとも一つの位相が検出器１２により検出され、検出された変調位相に基づきコントローラ１４が遅延調整器８を制御する。 - 特許庁

To provide a variable valve gear control device capable of reducing a response delay during operation while setting an initial phase to an appropriate phase at which noise is not generated.例文帳に追加

初期位相を騒音が発生しない適正な位相に設定した上で作動時の応答遅れを低減することできる可変動弁制御装置を提供する。 - 特許庁

When the rotational position θ has a phase error with a delay, the correction current Ic is set to a negative current; while when the rotational position θ has a phase error with an advance, the correction current Ic is set to a positive current.例文帳に追加

回転位置θに遅れの位相誤差があるときは補正電流Ｉｃを負に設定し、進みの位相誤差があるときは補正電流Ｉｃを正に設定する。 - 特許庁

The optical DQPSK receiver may be provided with a phase adjuster for controlling the phase shift amount of the delay interferometer so as to reduce the amplitude detected in the amplitude detection circuit.例文帳に追加

振幅検出回路において検出される振幅が低減されるように遅延干渉計の位相シフト量を制御する位相調整器を備えていてもよい。 - 特許庁

The regulation circuit 144 increases or decreases a reference voltage according to the inputted phase precedence signal S15 and the phase delay signal S16 and inputs it to a VCO 145.例文帳に追加

電圧調整回路１４４は入力された位相先行信号Ｓ１５と位相遅れ信号Ｓ１６とに応じてリファレンス電圧を上下させ、ＶＣＯ１４５に入力する。 - 特許庁

To industrially and economically provide a film of low Nz having a delay phase axis along a roll width direction, using a thermoplastic norbornene resin suitable for a phase difference film.例文帳に追加

位相差フィルムとして好適な熱可塑性ノルボルネン系樹脂を用いて、ロール幅方向に遅相軸を有しかつＮｚが低いフィルムを工業的に経済性よく提供する。 - 特許庁

A control voltage V is supplied from a PLL (phase-locked loop) 10 consisting of a phase difference detector 11 and VCO (voltage controlled oscillator) 12 to a delay circuit 40.例文帳に追加

位相差検出器１１とＶＣＯ（電圧制御発振器）１２とで構成されたＰＬＬ（位相同期ループ）１０から、遅延回路４０へ制御電圧Ｖを供給する。 - 特許庁

Minus π/4 phase shift sections 17, 18 shift the phase of the delayed baseband signals by -π/4 to obtain baseband signals SIb, SQb and to supply them to a delay detection section 19.例文帳に追加

−π／４位相シフト部１７，１８は、遅延されたベースバンド信号の位相を−π／４シフトして、ベースバンド信号ＳＩb，ＳＱbとして遅延検波部１９に供給する。 - 特許庁

It is possible to independently treat the two types of fluorescent molecules by adding a phase which provides a group delay for either phase function of the wavelength bands 1 and 2 at this point.例文帳に追加

このとき、波長帯域１，２のいずれかの位相関数に群遅延を与える位相を加えることによって、２種類の蛍光分子を独立に扱うことができる。 - 特許庁

By adding a low pass filter of a primary delay to a calculating processing of the estimation value γe, a phase of the estimation value γe is made to coincide with a phase of the actually measured value γs.例文帳に追加

また、推定値γｅの算出処理に、一次遅れのローパスフィルタを追加することで、推定値γｅの位相を実測値γｓの位相に一致させる。 - 特許庁

A logic circuit 13 of a filter section 1 generates a phase forward signal PF and a phase delay signal PD from a lead signal/FU, a lag signal/PV and an output signal OUT of a VCO 2.例文帳に追加

フィルタ部１のロジック回路１３は、進み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT から位相進み信号PF及び位相遅れ信号PDを生成する。 - 特許庁

This synchronous multiplication clock signal generation circuit 1500 is provided with serially connected plural delay lines, a phase comparator 110 for comparing the phases of the output of the delay line of a final stage and reference signals, a counter 120 and a delay control circuit for generating control count signals corresponding to a phase compared result and a decoding circuit 140 for setting the delay time of the respective delay lines corresponding to the control count signals.例文帳に追加

本発明の同期逓倍クロック信号生成回路は、直列に接続された複数のディレイラインと、最終段のディレイラインの出力と基準信号との位相比較を行なう位相比較器１１０と、位相比較結果に応じて制御カウント信号を生成するカウンタ１２０および遅延制御回路１３０と、制御カウント信号に応じて各ディレイラインの遅延時間を設定するデコード回路とを備える。 - 特許庁

The clock modulation device includes a delay circuitry 2 being formed with series coupled delay buffers DB0-DB30 outputting pulses being delayed for each phase delay time τ responding to input pules, and a selection circuitry 4 that sequentially selects the output pulses from the delay buffers DB0-DB30.例文帳に追加

入力パルスに対してそれぞれ位相遅延時間τだけ遅れて出力パルスを出力するディレイバッファＤＢ０〜ＤＢ３０が直列に接続された遅延回路２と、各ディレイバッファＤＢ０〜ＤＢ３０から出力される出力パルスを順次選択する選択回路４とを備えている。 - 特許庁

The PLL oscillation circuit 110 inputs a delay control signal according to a delay amount calculated so that the reference signal and a signal according to the oscillation signal have substantially the same phase, to each of the delay element circuits 121-124 and the delay element circuits 125-127.例文帳に追加

ＰＬＬ発振回路１００は、基準信号と、発振信号に応じた信号と、が略同位相となるように算出された遅延量に応じた遅延制御信号を遅延素子回路１２１〜１２４、及び遅延素子回路１２５〜１２７の各々に対して入力する。 - 特許庁

When phase synchronization starts, a frequency f0 and a cycle T0 of the commercial power supply are obtained (S1), and an advancing phase difference θerr_p and a delay phase difference θerr_n are calculated (S2).例文帳に追加

位相合わせ開始時に、商用電源の周波数ｆ０と周期Ｔ０を求め（Ｓ１）、商用電源の位相とインバータ出力の進み位相差θｅｒｒ＿ｐ、遅れ位相差θｅｒｒ＿ｎを算出する（Ｓ２）。 - 特許庁

A delay-locked loop(DLL) 12 generates the clocks CLK1 to 16 of 16 phases, based on differential clocks CLKc and CLKd whose phase are controlled by the phase control circuit 11, and the clocks are supplied to a phase comparator PD2.例文帳に追加

位相制御回路１１により位相制御された差動クロックＣＬＫｃ、ＣＬＫｄを元に、遅延ロックループ（ＤＬＬ）１２は、１６相のクロックＣＬＫ１〜１６を生成し、これを位相比較器ＰＤ２に供給する。 - 特許庁

The control part 17 generates delay control signals ASEL corresponding to a difference between the phase of the frequency dividing clocks RICK, GICK and BICK and the phase of a reference clock SPUCK on the basis of the phase signals SD and outputs them to the clock adjustment part 15.例文帳に追加

制御部１７は位相信号ＳＤに基づいて分周クロックＲＩＣＫ，ＧＩＣＫ，ＢＩＣＫの位相と基準クロックＳＰＵＣＫの位相との差に応じて遅延制御信号ＡＳＥＬを生成してクロック調整部１５に出力する。 - 特許庁

Data of the phase delay of a second phase image generated under a condition of a second set temperature are acquired relative to a measuring position selected based on a first phase image generated under a condition of a first set temperature.例文帳に追加

第１の設定温度の条件でつくられる第１の位相画像に基づいて選択された測定位置について、第２の設定温度の条件でつくられる第２の位相画像の位相遅れのデータを取得する。 - 特許庁