「Read Write Memory」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a memory device in a simple matrix structure with improved stability of write/read operation while reducing a memory cell size, and its manufacturing technique.例文帳に追加

メモリセルのサイズを縮小しつつ、書込み／読み出し動作の安定性の高い単純マトリクス構造のメモリデバイス及びその製造技術を提供する。 - 特許庁

To provide a test device which can specify a memory cell in which read-out and write-in cannot properly be performed when a test of a memory cell of a DRAM is performed.例文帳に追加

ＤＲＡＭのメモリセルのテストを行ったときに、読み出しおよび書き込みが適切に行われなかったメモリセルを特定できるテスト装置を提供する。 - 特許庁

To provide a semiconductor memory in which size of a memory cell is reduced, erroneous write-in or erroneous read-out of data is prevented, and also power consumption is reduced.例文帳に追加

メモリセルのサイズの縮小が可能で，データの誤書き込み・誤読み出しが防止され，省電力化が図られた半導体記憶装置を提供する。 - 特許庁

Then, the memory write control part supplies the discriminated resolution of the image data to output to a memory read control part 14, and makes a preparation for writing the image data to VRAM 13.例文帳に追加

そして判別された画像データの解像度をメモリリード制御部１４へ供給し、画像データのＶＲＡＭ１３への書き込み準備を行う。 - 特許庁

To provide a nonvolatile semiconductor memory in which batch read/ write can be carried out without replacing a defective memory cell by a redundant cell array.例文帳に追加

欠陥メモリセルを冗長セルアレイにより置き換えなくとも一括書き込み／消去試験を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

The system then test the memory location by causing the first processor to perform read and write operations to the memory location to produce test results.例文帳に追加

次いで、テスト結果を生成するために、第１のプロセッサに、メモリ位置に対する読み取りおよび書き込み動作を実行させることによって、メモリ位置をテストする。 - 特許庁

The reserved signal and write data are supplied to a memory driving signal generation/read data buffer block 2 and a prescribed memory driving signal is generated.例文帳に追加

この予約された信号と書き込みデータがメモリ駆動信号発生／読み出しデータバッファブロック２に供給されて所定のメモリ駆動信号が発生される。 - 特許庁

The nonvolatile memory section has a diagnosis rewrite function allowing a read/protect and write/protect per divided block of a memory device and finding out a failure block.例文帳に追加

不揮発メモリ部は、メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトを可能にし、不良ブロックを発見する診断リライト機能を持たせる。 - 特許庁

The information storage device can include a memory region including a magnetic track and a write/read unit, and a control circuit part connected to the memory region.例文帳に追加

該情報保存装置は、磁性トラック及び書込み／読取りユニットを含むメモリ領域と、メモリ領域に連結された制御回路部とを含むことができる。 - 特許庁

To provide a new memory checkout method by which memory read/ write number does not exponentially increase even if number of address line increases, and to provide its program.例文帳に追加

アドレスラインの本数が増加しても、メモリの読み書き回数が指数的に増加することのない、新たなメモリ検査方法およびそのプログラムを提供する。 - 特許庁

This memory module is provided with a write control part 201, a read control part 202, a trace control part 203, a sector 204, a memory module, and an operation mode setting part 207.例文帳に追加

本発明のメモリモジュールは、ライト制御部と、リード制御部と、トレース制御部と、セレクタと、メモリモジュールと、動作モード設定部とを備えて構成される。 - 特許庁

In frequency change operation, VI(N) is written in a write address of a memory 101, and contents in a read address of the memory 101 are outputted to VOD(N).例文帳に追加

周波数乗り換え動作は、書き込みアドレスにＶＩ（Ｎ）がメモリ１０１に書き込まれ、読み出しアドレスのメモリ１０１の内容がＶＯＤ（Ｎ）に出力される。 - 特許庁

It is avoided that a write/read speed to/from one memory is increased by writing/reading data to/from a channel data memory configuration in a direction of words.例文帳に追加

Word方向にチャネルデータメモリ構成に対し書き込み、読み出しを行うことで、１つのメモリに対する書き込み、読み出し速度の高速化を回避する。 - 特許庁

The semiconductor memory has a read ports and write ports and also two or more memory cells 105 composed of dynamic memories.例文帳に追加

本発明にかかる半導体記憶装置では、リード系ポートとライト系ポートを有し、ダイナミック型メモリにより構成される複数のメモリセル１０５を備えている。 - 特許庁

The master JVM process copies the loaded data into a "read/write" area 114 in the sharable memory area from the private memory area 108.例文帳に追加

マスターＪＶＭプロセスはロードされたデータをそのプライベートメモリ領域１０８から共用可能なメモリ領域の「リード／ライト」エリア１１４内にコピーする。 - 特許庁

Respective interface modules perform data write/read in timing matching the corresponding memory types in response to access requests from external memory control circuits respectively.例文帳に追加

各インターフェースモジュールは、それぞれ外部のメモリ制御回路からのアクセス要求に応じて、対応するメモリタイプに合致するタイミングでデータ書込／読出を行う。 - 特許庁

The viterbi decoder temporally serially performs processing of data write to a path memory and data read from path memory in consideration of characteristics of the partial reception data.例文帳に追加

ビタビ復号器は、上記部分受信データの特性を考慮し、パスメモリへのデータの書込みとパスメモリからのデータの読出しとを時間的にシリアルに処理する。 - 特許庁

The image memory 44 has a function to specify the address of a memory cell being one storage place per one pixel of a color monitor 7 and read and write data.例文帳に追加

画像メモリ４４は、前記カラーモニタ７の１画素につき１つの格納場所であるメモリセルの番地を指定し、データを読み書きする機能を持つ。 - 特許庁

A plurality of memory cells capable of nonvolatile storage and a control circuit (10) for controlling information read, erase, and write of the plurality of memory cells.例文帳に追加

不揮発性記憶可能な複数のメモリセルと、複数のメモリセルからの情報の読み出し、消去、及び書き込みを制御する制御回路（１０）とを有する。 - 特許庁

To surely read or write data from or to a memory even when using an electromagnetic coupling type memory and to suppress unnecessary radiation of communication energy.例文帳に追加

電磁結合方式のメモリを使用した場合であっても、確実にメモリへの読み出し、もしくは、書込みを行い、且つ不要な通信エネルギーの放出をおさえる。 - 特許庁

In a 2-transistor-type gain cell memory having a write transistor M2 and a read transistor M1, write word lines WWL, read word lines RWL, write bit lines WBL, and read bit lines RBL are separately prepared, and separately set with applied voltage, respectively.例文帳に追加

書込みトランジスタＭ２及び読出しトランジスタＭ１を有する２トランジスタ型ゲインセルメモリにおいて、書込みワード線ＷＷＬ、読出しワード線ＲＷＬ、書込みビット線ＷＢＬ、及び読出しビット線ＲＢＬをそれぞれ別に用意し、各々独立に印加電圧を設定する。 - 特許庁

The write/read registers are of the same number (m pieces) as the number of the memory cells connected to respective word lines WL1 to WLn like the write register Wreg-1 to Wreg-m constituting the write register group 17 and the read register Rreg-1 to Rreg-m constituting the read register group 20.例文帳に追加

ライト／リードレジスタは，ライトレジスタグループ１７を構成するライトレジスタＷｒｅｇ−１〜Ｗｒｅｇ−ｍおよびリードレジスタグループ２０を構成するリードレジスタＲｒｅｇ−１〜Ｒｒｅｇ−ｍと同様に，各ワード線ＷＬ1〜ＷＬｎに接続されているメモリセルと同数（ｍ個）である。 - 特許庁

The semiconductor memory device has the read word line, the write word line and the sub word driver selecting the read word line by a main word signal and a reverse read block signal and selecting the write word line by the main word signal and a reverse write block signal.例文帳に追加

読み出しワード線と、書き込みワード線と、メーンワード信号と反転読み出しブロック信号とにより前記読み出しワード線を選択し、前記メーンワード信号と反転書き込みブロック信号とにより前記書き込みワード線を選択するサブワードドライバーとを有することを特徴とする半導体記憶装置。 - 特許庁

The method also includes allocating a portion of space in the first type of storage to serve as a cache memory during a write operation and/or a read operation, and reducing a latency associated with the response to a write request and/or a read request through performing the corresponding write operation and/or the read operation through the first type of storage.例文帳に追加

第１のタイプのストレージの一部を、書き込み動作および／または読み取り動作の間にキャッシュメモリとして割り当て、第１のタイプのストレージを通じた書き込み動作および／または読み取り動作を実行することによって、各要求の応答待ち時間を削減する。 - 特許庁

The present memory system is configured to read or write data in a memory device which provides insertion of write data in byte without adding an extra pin or ball to a packaged device.例文帳に追加

パッケージされた装置に別途のピン又はボールを追加せずにバイト単位の書き込みデータの挿入を提供するメモリ装置においてデータを読み出すか、或いはデータを書き込むメモリシステム及び方法に関する。 - 特許庁

Data corresponding to an address of write data is searched on the volatile memory 103, and when the address is present, the write data is stored in the nonvolatile memory 102 after invalidation of read data (or disposal of the cache of the address on the volatile memory) is performed.例文帳に追加

ライトデータのアドレスに相当するデータを揮発メモリ１０３上で検索し、存在する場合はリードデータの無効化（即ち、揮発メモリ上の、該当アドレスのキャッシュの廃棄）を行った上で、不揮発メモリ１０２にライトデータを格納する。 - 特許庁

The method for the integrated circuit 200 to execute the read operation and the write operation concurrently with the invention includes the cache memory blocks to separate the read operation and the write operation into the memory blocks and the cache memory blocks and execute them concurrently within one cycle of a clock signal.例文帳に追加

本発明による集積回路２００の読み取り動作と書き込み動作とを同時に実行する方法はキャッシュメモリブロックを具備してクロック信号の１周期内で読み取り動作及び書き込み動作がメモリブロックとキャッシュメモリブロックとに分けられて同時に実行される。 - 特許庁

The image data transferred to the input buffer memory 41 are input to a memory 42 for image rotation according to a write address generated by a write address generation means 44, then output according to a read address generated by a read address generation means 45 and supplied to an output buffer memory 46.例文帳に追加

入力バッファメモリ４１に転送された画像データはライトアドレス生成手段４４が生成するライトアドレスに従って画像回転用メモリ４２に入力された後、リードアドレス生成手段４５によって生成されるリードアドレスに従って出力され、出力バッファメモリ４６に供給される。 - 特許庁

Local buses (HB0-HB3) for write/read of data, corresponding to each of memory blocks (MB0-MB3) each of which has plural nonvolatile memory cells, are equipped, and circuits (SA0-SA3, HSW0-HSW3) to write/read the data corresponding to each of the memory blocks are equipped.例文帳に追加

それぞれが複数の不揮発性メモリセルを有するメモリブロック（ＭＢ０−ＭＢ３）それぞれに対応してデータの書込／読出を行なうためのローカルバス（ＨＢ０−ＨＢ３）を設け、また各メモリブロックに対応してデータの書込／読出を行なうための回路（ＳＡ０−ＳＡ３，ＨＳＷ０−ＨＳＷ３）を設ける。 - 特許庁

When write data includes set data, it is determined, for the memory cell in which the set data is written, whether or not there is an error in read data read from a memory cell and write data, and writing is repeatedly implemented using a first mode of writing data in all memory cells until there is no more error.例文帳に追加

書込データがセットデータを含む場合、セットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで全てのメモリセルに繰り返しデータの書き込みを行う第１モードで書込動作を実施する。 - 特許庁

To surely prevent multiple selection of a write/erasure execution bank and a read execution bank in starting and finishing write/erasure operation, and in switching temporary interruption and recovery, in a flash memory in which the write/erasure operation and read operation can be simultaneously executed.例文帳に追加

書き込み／消去動作と読み出し動作を同時実行可能なフラッシュメモリで、書き込み／消去動作の開始時や終了時、一時中断や復帰時の切換時に、書き込み／消去実行バンクと読み出し実行バンクの多重選択を確実に防止する。 - 特許庁

The control circuit 1 perform read/write of data with a unit of n memory cells 3 (n is an integer ≥2) in the first storage area 2A, and performs read/write of data with a unit of one memory cell 3 in the second storage area 2B.例文帳に追加

制御回路１は、第１記憶領域２Ａ中のｎ個（ｎは２以上の整数）のメモリセル３を単位としてデータの読み書きを実行し、また、第２記憶領域２Ｂ中の１個のメモリセル３を単位としてデータの読み書きを実行する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

If the sector is not entered, the flash memory 2 is directly accessed in the case of read, and the sector is entered in the cache memory 1 and is written on the cache memory 1 in the case of write.例文帳に追加

セクタがエントリされていなければ、読み出しはフラッシュメモリ２に対して直接に行い、書き込みは、このセクタをキャッシュメモリ１にエントリした上で、該キャッシュメモリ１上に行う。 - 特許庁

A memory control means 14 can synchronously control all the first to third memory means 11-13, and also asynchronously control the write and read of the second and third memory means 12 and 13.例文帳に追加

メモリ制御手段14は第１〜第３の全てのメモリ手段11〜13を同期して制御することもできるし、第２，第３のメモリ手段12，13の書き込みと読み出しを非同期で行うこともできる。 - 特許庁

To provide a drive method of a nonvolatile ferroelectric memory device, being capable of write and read operation uniformly over an overall memory cell array, and suitable for obtaining a compact memory cell with a reduced sensing voltage.例文帳に追加

メモリセルアレイ全体で均一に書込・読出動作が可能で、センシング電圧を低下させてメモリセルの小形化に適した不揮発性強誘電体メモリ装置の駆動方法を提供する。 - 特許庁

To provide a serial access memory having a function possessed by an access memory of the conventional FIFO type and a function possessed by possessed by a serial access memory of a line access type in combination and a data write/read method.例文帳に追加

従来のＦＩＦＯタイプのシリアルアクセスメモリが有する機能と，ラインアクセスタイプのシリアルアクセスメモリが有する機能を兼ね備えたシリアルアクセスメモリおよびデータライト／リード方法を提供する。 - 特許庁

When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.例文帳に追加

リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁

To realize read operation of a high speed low consumption current while increasing the number of parallel write cells and shortening a write time, in a non-volatile semiconductor memory.例文帳に追加

不揮発性半導体記憶装置において、並列書込みセル数を増やし書込み時間の短縮をはかりつつ、高速低消費電流の読み出し動作を実現する。 - 特許庁

When it is determined that an instruction to write an image to a displaying medium 102 is made, write permission information recorded in a memory 104 is read (step 302 and 304).例文帳に追加

表示媒体１０２の画像の書き込みが指示されたことが判断されると、メモリ１０４に記録されている書込許可情報を読み込む（ステップ３０２、３０４）。 - 特許庁

And when refresh-operation, normal read-out operation of data, or write-in operation of data are not overlapped, data held in the write-data buffer 4 is rewritten in a corresponding memory cell.例文帳に追加

そして、リフレッシュ動作と、通常のデータの読み出しまたは書き込み動作とが重ならないときに、対応するメモリセルにライトデータバッファ４の保持データを書き戻す。 - 特許庁

A high-speed read means 2, a decoding means 3 and a high-speed write means 4 write musical sound data outputted from a plurality of musical sources into a buffer memory after decoding them.例文帳に追加

高速読出し手段２、デコード手段３、高速書込み手段４は複数の音楽ソースから出力される楽音データをデコードした後バッファメモリ５へ書き込む。 - 特許庁

A decision circuit 26 holds the write prohibition data read from the storing part in an initial anode and controls an access to the memory cell array in accordance with the write prohibition data.例文帳に追加

判定回路２６は、初期化モード時に記憶部から読み出された書き込み禁止データを保持し、この書き込み禁止データに応じて、メモリセルアレイに対するアクセスを制御する。 - 特許庁

Current capability of a write-access transistor 21 constituting memory cells 1a2, 1b2 is made lower than current capability of a read-access transistor 3 in a range in which write-operation can be finished.例文帳に追加

メモリセル１ａ２、１ｂ２を構成するライトアクセストランジスタ２１の電流能力を、ライト動作が完了できる範囲で、リードアクセストランジスタ３の電流能力よりも低くする。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁