「arithmetic」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

The controller 1 of the hardware part of a control device is configured to perform a control arithmetic operation from a signal from an input/output device 3, and to output a control arithmetic result through an input/output device 3 to a process 4, and provided with a timer part 17 to be excited in a fixed cycle.例文帳に追加

制御装置のハードウェア部のコントローラ１は、入出力装置３からの信号により制御演算を行い、制御演算結果を入出力装置３経由で、プロセス４へ出力し、一定周期で励起するタイマ部１７を有する。 - 特許庁

When a plotting instruction including a plotting arithmetic instruction is inputted to a plotting instruction converting part 1, the part 1 converts the inputted plotting instruction into a plotting object and the plotting arithmetic indication and stores them in a plotting object storage part 2.例文帳に追加

描画命令変換部１に描画論理演算指示を含む描画命令が入力されると、描画命令変換部１は入力された描画命令を描画オブジェクトと描画論理演算指示に変換し、描画オブジェクト記憶部２に格納する。 - 特許庁

The data processor has: an input part inputting an arithmetic expression for performing the calculation; and a generation part generating the communication program making the measurement device designated by the arithmetic expression of the input part transmit the measurement data.例文帳に追加

本装置は、演算を行なうための演算式を入力する入力部と、この入力部の演算式で指定された測定器に測定データの送信を行なわせる通信プログラムを生成する生成部とを有することを特徴とするものである。 - 特許庁

When a network device 3 is connected to a storage device 4 through a connecting means 13, data transferred to the storage device 4 from an arithmetic device 1 is divided into two by the arithmetic device 1 and transferred to the storage device 4 through network devices 2 and 3.例文帳に追加

ネットワーク装置３が接続手段１３を介して記憶装置４に接続されている場合、演算装置１から記憶装置４に転送されるデータは、演算装置１で２分割され、ネットワーク装置２，３を介して記憶装置４に転送される。 - 特許庁

The signal 41, 42 are given to a complex QPSK arithmetic section 13, which applies complex OPSK arithmetic operation between the signals 41, 42 and 2nd spread codes Si, Sq generated by spread code generators 33, 34, and LPF 18-21 filter the resultant signals.例文帳に追加

信号４１，４２は、複素ＱＰＳＫ演算部１３に入力され、拡散符号生成器３３，３４で生成された第２の拡散符号Ｓｉ，Ｓｑとの間で複素ＱＰＳＫ演算が実行され、ＬＦＰ１８〜２１によりフィルタリングされる。 - 特許庁

The prediction arithmetic section 159 performs a prediction arithmetic operation on the basis of a prediction tap supplied from an area extract section 158 and a prediction coefficient supplied to the coefficient memory 157, generates and outputs a Y signal of a component signal.例文帳に追加

予測演算部１５９において、領域抽出部１５８より供給された予測タップおよび係数メモリ１５７に供給された予測係数に基づいた予測演算が行われ、コンポーネント信号のＹ信号が生成され出力される。 - 特許庁

An arithmetic processing section 4 applies a prescribed conversion arithmetic operation to a BER(D) distribution curve obtained from a BER measurement section 3 receiving changed threshold levels (D) so as to allow the Q to be visually grasped through a graph displayed on a display section 5.例文帳に追加

閾値レベルＤを変化させることによりＢＥＲ測定部３から得られるＢＥＲ（Ｄ）分布曲線を、演算処理部４が所定の変換演算を行うことにより、表示部５に表示されたグラフからＱ値を視覚的に把握する。 - 特許庁

An FFT arithmetic unit comprises a plurality of memory banks 31-1 to 31-4 allowing simultaneous writing of a plurality of data in a specified address in a form of overwriting or simultaneous reading, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.例文帳に追加

ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁

According to the above configurations, a real time motion picture process can be enabled in a device not having high arithmetic capacity, while the number of process choices (input motion picture data) per one device can be increased in a device having the high arithmetic capacity.例文帳に追加

以上の構成により、高い演算能力を持たない装置においては、リアルタイム動画像処理を可能にし、高い演算能力を持つ装置においては装置あたりの処理選択肢（入力動画像データ）数を増加させることを可能にする。 - 特許庁

In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加

データプロセッサ（１）は、命令を解読して実行するＣＰＵ（２）によりバス（１３）を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路（８）を有する。 - 特許庁

When a user clicks a content confirmation button 29, a data base is retrieved by a retrieval engine, arithmetic is performed concerning the maximum value, minimum value and means value of numerical data within a field and the arithmetic result is displayed on a statistical information box 30.例文帳に追加

ユーザが内容確認ボタン２９をクリックした場合には、検索エンジンがデータベースを検索して、フィールド内の数値データの最大値、最小値および平均値について演算を行い、その演算結果が統計情報ボックス３０に表示される。 - 特許庁

The arithmetic operation section 23 reads a correlation table, showing a correlation between each focus lens position corresponding optimum luminance which are stored in a data recording device 22; and the arithmetic operation section 23 then calculates the optimum luminance from the focus lens position and outputs the result to an image control section 24.例文帳に追加

演算処理部２３はデータ記録装置２２に格納されているフォーカスレンズ位置と最適輝度との相関関係を示す相関テーブルを読み出して、フォーカスレンズ位置から最適輝度を演算して画像制御部２４に出力する。 - 特許庁

This system outputs a first signal for requesting the access to common resources for executing an arithmetic operation from a core to the CAU, and the core executes the arithmetic operation according to reception of a second signal from the CAU regarding each core.例文帳に追加

本方式は、各コアについて、コアからＣＡＵに対して、演算を実行するための共通資源へのアクセスを要求する第１の信号を出力することと、ＣＡＵからの第２の信号の受信に応じて、コアが演算を実行する。 - 特許庁

A factor bit modeling section 20 applies bit modeling process for the unit of a bit plane to a quantized transform factor QD, and an arithmetic coding section 21 applies arithmetic coding to coding data BD which are inputted from the factor bit modeling section 20.例文帳に追加

係数ビットモデリング部２０は、量子化された前記変換係数ＱＤに対してビットプレーン単位のビットモデリング処理を施し、算術符号化部２１は、係数ビットモデリング部２０から入力する符号化データＢＤを算術符号化する。 - 特許庁

A Mahalanobis distance calculation part 18 substitutes vector data consisting of signal values of a plurality of points extracted from the second signal to a Mahalanobis distance calculation equation by arithmetic parameters recorded in the arithmetic parameter recording database 16 to calculate a Mahalanobis distance.例文帳に追加

マハラノビス距離算出部１８は、演算パラメータ記録データベース１６に記録された演算パラメータによるマハラノビス距離計算式に、第２の信号から複数ポイントの信号値を抽出してなるベクトルデータを代入してマハラノビス距離を算出する。 - 特許庁

To provide an information processing unit capable of saving power by controlling the number of built-in LAN switches to be operated according to the number of arithmetic processing units in operation among a plurality of arithmetic processing units constituting an information processing unit, and the amounts of network traffic in a plurality of built-in LAN switches.例文帳に追加

情報処理装置を構成する複数の演算処理部の動作中の演算処理部の数、複数の内蔵ＬＡＮスイッチのネットワークトラフィック量に応じて動作する内蔵ＬＡＮスイッチ数を制御することにより、省電力化を実現する。 - 特許庁

Since an arithmetic execution signal 20 from the LPF 3 is proportional to a frequency of the infrared ray input 1, a frequency discrimination circuit 4 uses the arithmetic execution signal 20 to discriminate an input frequency and outputs a reception frequency 6.例文帳に追加

ＬＰＦ３での演算実行信号２０は赤外線入力１の周波数に比例しているので、この演算実行信号２０を用いて周波数判定回路４にて入力周波数を判定して受信周波数６として導出する。 - 特許庁

A vehicle running control apparatus 5 has an engine optimizing arithmetic device 5B for controlling the engine 1 with a target driving force computed from following distance information and the like, and a shift point correcting arithmetic device 5C for controlling the transmission 2.例文帳に追加

車両走行制御装置５には、車間距離情報等から演算された目標駆動力によりエンジン１を制御するエンジン最適化演算装置５Ｂと、変速機２を制御する変速点補正演算装置５Ｃとが設けられる。 - 特許庁

Concretely, the echo canceller replaces a learning coefficient μ being an arithmetic parameter of the filter coefficient ω(n) with a prescribed value f for the initial lock period (steps S1 to S4) and carries out the arithmetic operation on the basis of Equation (3) after a lapse of the initial lock period (steps S5 to S8).例文帳に追加

具体的には、フィルタ係数ω（ｎ）の演算パラメータである学習係数μを、初期引込み期間においては一定値ｆに置き換え（ステップＳ１〜Ｓ４）、初期引込み期間の経過後は、（３）式に基づいて演算する（ステップＳ５〜Ｓ８）。 - 特許庁

When the retrieval key and attributes and a logical arithmetic formula are decided, the candidate facilities are narrowed down according to the final arithmetic formula, and the order of display in the case of displaying the narrowed-down candidate facilities in the form of a list is determined based on the depth of the hierarchical level of each attribute.例文帳に追加

検索キーと属性、及び論理演算式が確定すると、最終的な演算式に従い候補施設を絞り込み、絞り込んだ候補施設をリスト表示する際の表示順を、各属性の階層レベルの深さに基づいて決定する。 - 特許庁

The system is provided with an indoor and outdoor thermosensor part 2, a weather information input part 3, an arithmetic part 5 by a microcomputer circuit connected to the thermosensor part 2 and the weather information input part 3, and a temperature display part 6 for the temperature difference according to the arithmetic result.例文帳に追加

屋内外の温度センサ部２と、気象情報入力部３と、温度センサ部２及び気象情報入力部３と接続するマイクロコンピュータ回路による演算部５と、演算結果による温度差の温度表示部６を備えている。 - 特許庁

Then an N×1 filter processing section 705 and an 1×M filter processing section 706 apply convolution arithmetic processing to the input image data from the image storage section 604, while updating the filter coefficient according to the pixel position from an address arithmetic processing section 702.例文帳に追加

そして、Ｎ×１フィルタ処理部７０５、１×Ｍフィルタ処理部７０６が、アドレス演算処理部７０２からの画素位置に従ってフィルタ係数を変更しながら画像記憶部６０４からの入力画像データの畳み込み演算を行う。 - 特許庁

In a floating-point arithmetic unit capable of quickly executing the arithmetic processing, a canceling prediction circuit 6 directly takes in operands before they pass selectors 2 and 3 and predicts canceling of the subtraction result in a subtractor 5 of operands.例文帳に追加

高速に演算処理を実行可能な不動小数点演算装置において、桁落ち予測回路（６０）は、セレクタ（２、３）を通る前の被演算数を直接取り込み、前記被演算数の減算器（５）による減算結果の桁落ちを予測する。 - 特許庁

A multiplier circuit is shared between the plurality of arithmetic processors and the central processor by adapting smaller arithmetic processor multipliers for concatenation, as a very wide central processor multiplier.例文帳に追加

乗算器回路は、非常に幅の広い中央処理乗算器となるよう連結することができるように、より小さい演算処理装置乗算器を適用することによって、複数の演算処理装置と中央処理装置との間で共用することができる。 - 特許庁

This camera possesses a photometric means to measure object luminance, an arithmetic means to calculate the sensitivity of film suitable for the photographing based on the measured result of the photometric means and a display means to display the sensitivity of the film obtained by the arithmetic means.例文帳に追加

被写体輝度を測定する測光手段と、この測光手段の測定結果に基づいて撮影に適したフィルムの感度を演算する演算手段と、この演算手段により得られたフィルムの感度を表示する表示手段とを有する。 - 特許庁

A filtering-processing control section 402 is means for controlling computation of the data path section 100, and makes selection of whether the single precision arithmetic or double precision arithmetic is to be executed in dependence on the filter coefficient stored in the coefficient storing section 200.例文帳に追加

フィルタ処理制御部４０２は、データパス部１００による演算の制御を行う手段であり、係数記憶部２００に記憶されたフィルタ係数に基づいて、単精度演算を行わせるか倍精度演算を行わせるかを切り換える。 - 特許庁

Also, points whose similarity is high are selected from among similarity arithmetic results calculated in the plurality of divided reference image areas so that a matching arithmetic operation in a retrieval range across the plurality of divided images can be carried out.例文帳に追加

また、複数の分割された参照画像領域で求められた類似度演算結果の中からさらに類似度の高い点を選び出すことにより、複数の分割画像にまたがる探索範囲におけるマッチング演算を行うことを可能とする。 - 特許庁

In this case, the chaining circuit 42 makes output data DST1-DATA of the arithmetic unit 1-2 chain-pass to the arithmetic unit 1-1 by using the chaining enable signal SRCA1-CHEN, and a register 13 latches this.例文帳に追加

この場合には、チェイニング回路４２は、チェイニング・イネーブル信号ＳＲＣＡ１−ＣＨＥＮを用いて、演算器１−２の出力データＤＳＴ１−ＤＡＴＡを演算器１−１にチェインパスさせるとともに、レジスタ１３はそれをラッチするようになっている。 - 特許庁

The program and the coefficient data set written in the allocated pages are sequentially read in the execution order of the set pages and are supplied to an arithmetic means in each sampling period to make the arithmetic means execute the new signal processing.例文帳に追加

各サンプリング周期毎に、該割当てたページに書込まれたプログラム及び係数データセットを、該設定されたページの実行順序で順次読出して演算手段に供給することにより、前記新たな信号処理を演算手段に実行させる。 - 特許庁

When a value of the determined correction arithmetic coefficient exceeds the reference, the new circuit parameter PARAMETER of a VCM speed detection circuit 221 is determined by the HDC/MPU 23, and further, a new correction arithmetic coefficient corresponding to this circuit parameter PARAMETER is calculated.例文帳に追加

決定された補正演算係数が基準を超える値である場合、ＨＤＣ／ＭＰＵ２３がＶＣＭ速度検出回路２２１の新たな回路パラメータPARAMETRを決定し、さらに、その回路パラメータPARAMETRに対応した新たな補正演算係数を算出する。 - 特許庁

A subtracter 116 for scaling metric and an adder 117 for calculating a scaling value and latches 109 and 110 for holding two data to be inputted to an arithmetic unit 108 for performing an MAX instruction are added to the arithmetic unit 108.例文帳に追加

MAX命令を実行する演算器１０８に、メトリックをスケーリングするための減算器１１６と、スケーリング値を算出する加算器１１７と、MAX命令を実行する演算器に入力される２つのデータを保持するラッチ１０９，１１０を付加する。 - 特許庁

To provide a variable resistance circuit, that can reduce the area of the circuit and sets its resistance with high accuracy and to provide an arithmetic amplifier circuit, using this resistance circuit and a semiconductor integrated circuit using this arithmetic amplifier circuit.例文帳に追加

回路面積を小さくすることができるとともに、高精度に抵抗値を設定することができる可変抵抗回路、この抵抗回路を用いた演算増幅回路およびこの演算増幅回路を用いた半導体集積回路を提供する。 - 特許庁

Then, the dispatch base station and the dispatch time are determined for all arithmetic target dispatch cases while a selective dispatch case is changed, and an index value determined based on the dispatch time for each arithmetic target dispatch case is calculated.例文帳に追加

そして、選択出動案件を変更しながら、全ての演算対象出動案件につき出動基地と出動時間を決定し、演算対象出動案件別の前記出動時間に基づいて決定される指標値を算出する。 - 特許庁

A first (base sound) component and a third (triple sound) component of the input signal (x) are generated by a third power arithmetic operation and a zero order (DC) component, second (double sound) component and fourth (four-times sound) component of the input signal (x) are generated by a fourth power arithmetic operation.例文帳に追加

３乗演算により入力信号ｘの１次（基音）成分、３次（３倍音）成分が生成され、４乗演算により入力信号ｘの０次（直流）成分、２次（２倍音）成分、４次（４倍音）成分が生成される。 - 特許庁

An FFT arithmetic unit includes a plurality of memory banks 31-1 to 31-4 which can concurrently write or concurrently read a plurality of data items to or from a designated address in a form of overwriting, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.例文帳に追加

ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁

In the step S14, an instruction in the cycle right after the instruction with the interlock that an arithmetic unit other than the prescribed arithmetic unit executes is further moved to the cycle of the instruction with the interlock and the cycle right after the instruction with the interlock is deleted.例文帳に追加

さらに、ステップＳ１４では、所定の演算ユニットの他の演算ユニットが実行する、インターロック付きインストラクションの次のサイクルのインストラクションが、インターロック付きインストラクションのサイクルに移動され、インターロック付きインストラクションの次のサイクルが削除される。 - 特許庁

When an arithmetic operation of a certain ALU 12 is unnecessary, an arithmetic pause signal (nop) generated by the instruction code is given to the latch elements 21 and 22, and a change of data input signals A_IN and B_IN is prevented from being transmitted to the ALU 12.例文帳に追加

或るＡＬＵ１２の演算動作が不要であるとき、命令コードによって生成された演算休止信号（ｎｏｐ）をラッチ素子２１及び２２に与えて、そのＡＬＵ１２にデータ入力信号Ａ_IN及びＢ_INの変化が伝播することを阻止する。 - 特許庁

A correlation arithmetic operation is executed between image frames with respect to the correlation arithmetic blocks to obtain the result of correlation of the outside of the specified area as a first correlation result and to obtain the result of correlation of the inside of the specified area as a second correlation result.例文帳に追加

これら相関演算ブロックに関して、画像フレーム間で相関演算を実行して規定領域外の相関結果を第１の相関結果として求めると共に、規定領域内の相関結果を第２の相関結果として求める。 - 特許庁

The sound generator apparatus 100 includes: an operation section A for executing a plurality of types of instructions by performing arithmetic operations using a plurality of hardware-implemented arithmetic operation elements; and a control section B for reading out a program from a program memory 84 to execute the read-out program.例文帳に追加

音源装置１００は、ハードウェアで構成された複数の演算要素を用いる演算を行って複数種類の命令を実行する演算部Ａと、プログラムメモリ８４からプログラムを読み出して実行する制御部Ｂとを備える。 - 特許庁

Data is transferred between the A system arithmetic processing circuit 2 and the B system arithmetic processing circuit 3, the coincidence/discrepancy of the data between the systems is determined, and whether results (CMPa, CMPb) of data collation are coincident between the systems is determined.例文帳に追加

そして、Ａ系演算処理回路２とＢ系演算処理回路３との間でデータの受け渡しを行い、系間でのデータの一致・不一致を判断すると共に、データ照合の結果（ＣＭＰａ，ＣＭＰｂ）が系間で一致しているか否かを判断する。 - 特許庁

A first arithmetic device processes an even numbered image frames of an input image A as an object of high-resolution, and a second arithmetic device processes odd number-th image frames of the input image A as an object of high-resolution.例文帳に追加

第１演算装置は入力画像Ａの偶数番目の画像フレームを高解像度化の対象として処理を行い、第２演算装置は入力画像Ａの奇数番目の画像フレームを高解像度化の対象として処理を分担する。 - 特許庁

In order to perform desired operation on data to be processed of each data series to output processed data, an arithmetic processing unit changes an arithmetic processing function by establishing a connection relation of internal components according to connection information.例文帳に追加

演算処理部は、データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する。 - 特許庁

The system has a display and an arithmetic unit, the arithmetic unit calculates a position pointed by a pointing device from coordinates of two places of pointing devices 25, 25' which transmits or receives a propagation intermediary at two places.例文帳に追加

本装置はデイスプレイと演算装置とを有しており，前記演算装置は，２箇所で伝播媒介を発信もしくは受信するポインテイングデバイス２５，２５’の２箇所の座標から前記ポインテイングデバイスの指す位置を算出するものであることを特徴とする。 - 特許庁

An arithmetic circuit 106 of a signal processing circuit 112 receives pixel data resulting from applying analog/digital conversion to a signal obtained by image pickup of an object by an image pickup element 101 and applies arithmetic operation to the pixel of the data with respect to pixels around the pixel so as to calculate RGB or YUV data at once.例文帳に追加

信号処理回路112 は、撮像素子101 で撮像した信号をＡ／Ｄ変換した或る画素データにおいて、演算回路106 を用いてその周辺の画素との演算を行い、そのＲＧＢあるいはＹＵＶデータを一度に算出する。 - 特許庁

A pattern generation part 38 executes the arithmetic operation of the corresponding pixel values of a pattern 1 read from a data storage part 39 and a basic pattern 2 by using an AND arithmetic part 41, and generates a pattern 2 whose density is substantially equal to that of the pattern 1.例文帳に追加

パターン生成部３８は、ＡＮＤ演算部４１を用いて、データ格納部３９から読出したパターン１と基本パターン２との対応する画素値同士を演算して、パターン１と実質的に同じ濃度を有するパターン２を生成する。 - 特許庁