「array cell」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

To provide a failure diagnosis system which considers influence of an installation environment when estimating and diagnosing a failure part of a solar cell array; and the like.例文帳に追加

太陽電池アレイの故障箇所を推定して診断することを実現するにあたり、設置環境による影響をも考慮に入れた故障診断システム等を提供することを目的とする。 - 特許庁

A memory cell array 1 includes an area having first memory cells holding N bit data, and an area having second memory cells holding M bit (M is a natural number below N) data.例文帳に追加

メモリセルアレイ１は、Ｎビットのデータを保持する第１のメモリセルを有する領域と、Ｍビット（ＭはＮ未満の自然数）のデータを保持する第２のメモリセルを有する領域を含む。 - 特許庁

In particular, since the process failure detection circuits have the function as the dummy pattern provided in the peripheral part of the cell array, the chip surface for the process failure detection circuit is saved.例文帳に追加

特に、プロセス不良検出回路がセルアレイの周辺部に設けられたダミーパターンとしての機能を備えることによって、プロセス不良検出回路によるチップ面積を抑制できる。 - 特許庁

Also, when a decode-address of a memory cell array is taken in by the first command, increasing the number of pins is prevented by diverting a conventional command control pin of a SDR/DDR-SDRAM to an address pin.例文帳に追加

また、メモリセルアレイのデコードアドレスを第１のコマンドで取り込むにあたり、従来のＳＤＲ／ＤＤＲ−ＳＤＲＡＭのコマンドコントロールピンをアドレスピンに転用してピン数の増加を防いでいる。 - 特許庁

To provide a technology which compensates variation in a cell characteristic in an array and to provide a three-dimensional integrated circuit memory reducing complexity caused by level difference.例文帳に追加

アレイ内のセル特性におけるばらつきを補償する技術を提供するとともに、レベルの違いによって起こる複雑性を少なくする３次元集積回路メモリを提供する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

The read circuit (24) is configured to sense resistance of the memory cell (26) in the array of memory cells (26) to obtain a sense result and calibrate the read circuit (24) based on the sensed result.例文帳に追加

読み出し回路(24)は、メモリセル(26)のアレイ内のメモリセル(26)の抵抗をセンシングしてセンス結果を取得し、そのセンス結果に基づいて読み出し回路(24)を較正するように構成される。 - 特許庁

A stacked NAND cell array has at least one NAND set including a plurality of NAND strings vertically stacked on the substrate, and at least one signal line.例文帳に追加

積層ＮＡＮＤセルアレイは、基板上に垂直に積層された複数のＮＡＮＤストリングを含む少なくとも１つのＮＡＮＤセットと、少なくとも１本の信号ラインとを有する。 - 特許庁

The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.例文帳に追加

第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

To provide a support frame for a solar cell array, capable of achieving weight reduction and ruggedization by making more appropriate installation positioning of lower support legs and higher support legs, while still maintaining necessary strength.例文帳に追加

低脚支柱や高脚支柱の取付け配置を適正化することで、必要な強度を得つつ、軽量化や堅牢化を図ることのできる太陽電池アレイ用支持架台を得ること。 - 特許庁

To provide a nonvolatile semiconductor memory for setting information on a local device stored in a memory cell array in a shift register at high speed and with low current consumption upon starting.例文帳に追加

メモリセルアレイ内に格納しておいた自装置に関する情報を、起動時に高速かつ低消費電流でシフトレジスタに設定する不揮発性半導体記憶装置を提供すること。 - 特許庁

When the conformance ratio is not smaller than a predetermined value, the conformance ratio calculation part 37 estimates that the failure part presupposed by the parameter determination part 39 is a failure part of the solar cell array 1.例文帳に追加

適合率が所定の値以上であれば、適合率算出部３７は、パラメータ決定部３９が仮定した故障箇所が太陽電池アレイ１の故障箇所であると推定する。 - 特許庁

First lines (BL) are formed successively over both ends of the memory cell array along the first axis, and are located partially in the second region and connected with first ends of the memory cells.例文帳に追加

第１配線（BL）は、第１軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、一部が第２領域内に位置し、複数のメモリセルの第１端と接続されている。 - 特許庁

To specify a plurality of rows in the same memory array bank by a single external row address regarding a semiconductor storage suited for speeding up access to a memory cell.例文帳に追加

本発明はメモリセルへのアクセスの高速化に好適な半導体記憶装置に関し、同一のメモリアレイバンク内の複数の行を、単一の外部行アドレスで指定することを目的とする。 - 特許庁

Active units AUP and AUV having and active voltage decreasing circuit VDCS which supplies a large current consumed during array activation and a Vpp Pump for generating an increasing voltage are made to be a cell.例文帳に追加

アレイ活性化時消費される大電流を供給するアクティブ降圧回路（ＶＤＣＳ）および昇圧電圧発生用のＶｐｐポンプをアクティブユニット（ＡＵＰ，ＡＵＶ）としてセル化する。 - 特許庁

A prescribed number of datum bits of data read to an internal datum bus 12 from a memory array 2 are transmitted to an internal address bus 8 through a transmitting circuit 16 and are given to a memory cell selecting circuit 10.例文帳に追加

メモリアレイ（２）から内部データバス（１２）に読出されたデータのうち所定数のデータビットを転送回路（１６）を介して内部アドレスバス（８）に転送してメモリセル選択回路（１０）へ与える。 - 特許庁

These registers are interconnected through internal data bus lines (GIO0-GIOn;GIO0-GIO127;SGIO0-SGIOn) to be used for internal data transfer of the memory cell array.例文帳に追加

これらのレジスタは、メモリセルアレイの内部データ転送に用いられる内部データバス線（ＧＩＯ０−ＧＩＯｎ；ＧＩＯ０−ＧＩＯ１２７；ＳＧＩＯ０−ＳＧＩＯｎ）を介して相互接続される。 - 特許庁

Batch write in is carried out for each block of a memory cell array which is to be erased (S11), and thereafter soft erase is carried out for each block with a predetermined voltage as a start voltage (S12).例文帳に追加

処理Ｓ11のように消去するメモリセルアレイの各ブロック毎に一括書き込みをし、その後、Ｓ12のように、所定電圧をスタート電圧とし各ブロック毎にソフト消去して行く。 - 特許庁

A control gate layer covering the substrate 100 via a gate oxide layer is formed on the substrate 100, the control gate layer is patterned to form a control gate, an interlayer insulating layer pattern and a floating gate on the cell array part.例文帳に追加

半導体基板１００上にゲート酸化層を介して覆うコントロールゲート層を形成し、パタニングしてセルアレー部にコントロールゲート、層間絶縁層パターン及び浮遊ゲートを形成する。 - 特許庁

A semiconductor memory (DRAM) is constituted by providing a memory cell array section 10, an address specifying section 20, an input/output section 30 of memory data, a sense amplifier 40, a signal generating circuit 50, and the like.例文帳に追加

半導体記憶装置（ＤＲＡＭ）は、大きくは、メモリセルアレイ部１０、アドレス指定部２０、メモリデータの入出力部３０、センスアンプ４０、信号発生回路５０等を備えて構成される。 - 特許庁

In the memory cell array, multiple nonvolatile memory cells in which a threshold value during erasing is included in a first threshold value distribution and a threshold value during writing is included in a second threshold value distribution are arranged.例文帳に追加

メモリセルアレイは、消去時のしきい値が第１のしきい値分布に含まれ、書き込み時のしきい値が第２のしきい値分布に含まれる複数の不揮発性メモリセルを配置してなる。 - 特許庁

The wirings for short-circuit 11, 12 are short-circuited to the selected gate lines SL0, SL1 in a wiring short-circuit region 13 deployed at a prescribed interval in the column direction of a memory cell array.例文帳に追加

短絡用配線１１，１２は、メモリセルアレイの列方向に所定間隔をおいて配置された配線短絡領域１３において選択ゲート線ＳＬ０，ＳＬ１に短絡させる。 - 特許庁

To provide a data storage device comprising a resistive cross point memory cell array permitting high-density manufacture and high-speed operation by using isolation diodes having practical dimensions and current density characteristic.例文帳に追加

実用的な寸法と電流密度特性を有する分離ダイオードにより高密度の製造と高速動作を可能にする抵抗性交点メモリセルアレイを含むデータ記憶デバイスの提供。 - 特許庁

Thereby, since thermal deformation of the microlens array is dominated by the behavior of the base glass while the behavior of the substrate can be neglected, irregularity in the cell (CG) is hardly induced.例文帳に追加

これにより、当該マイクロレンズアレイの熱的変形は、主に、ベースガラスの挙動に支配され、基板の挙動は無視しえることになるので、セル厚（ＣＧ）のむらが発生し難くなる。 - 特許庁

A phase correction means 19 reads out the corresponding correction value from the memory, based on the M-series signal output from photoreception cell array groups 43, 44 for an M-series, to correct phase shifts.例文帳に追加

位相補正手段１９は、Ｍ系列用受光セルアレイ群４３，４４から出力されるＭ系列信号に基づいて対応する補正値をメモリから読み出して位相ずれを補正する。 - 特許庁

The memory array is advantageously configured so as to eliminate the need for a pass gate being operatively coupled to a corresponding nonvolatile storage element in the at least one memory cell.例文帳に追加

都合のよいことに、メモリアレイは、少なくとも１つのメモリセルの対応する不揮発性記憶素子に動作できるように結合しているパスゲートを使用しないですむように構成されている。 - 特許庁

In this case, the unit memory cell array constituting one bank is divided to be allotted to the same bank, by selecting cells positioned at a position being a diagonal element each other for the center of the interface circuit.例文帳に追加

このとき１個のバンクを構成する単位メモリセルアレイの分割は、インタフェース回路の中心に対して互いに対角要素の位置にあるものを選択して、同−バンクに割り付ける。 - 特許庁

At the time, definition of read/write is performed by a first command, a decode-address of a memory cell array also is taken in by the first command and shortening more the random access time tRAC is realized.例文帳に追加

この際、リード／ライトの定義を第１のコマンドで行い、且つメモリセルアレイのデコードアドレスも第１のコマンドで取り込んでランダムアクセスタイムｔＲＡＣの更なる高速化を実現する。 - 特許庁

All spacer particles 7 in a liquid crystal layer contribute to form a cell gap because differences in level between each region on an array substrate and a difference in level on the color filter substrate cancel with each other.例文帳に追加

アレイ基板上の各領域の段差がカラーフィルター基板上の段差によって相殺されるため、液晶層中のすべてのスペーサ粒子７がセルギャップ形成に寄与する。 - 特許庁

Consequently, the cell gap is held normal even when strong pressure is applied to the periphery of the substrate when an array substrate 1 and a counter substrate 2 are laminated together to prevent display defects.例文帳に追加

これにより、アレイ基板１と対向基板２との貼り合わせの時に基板周辺部に強い圧力が掛かってもセルギャップが正常に保たれ、表示不良を防止することができる。 - 特許庁

Thus, a base station for cell system mobile communication employing the CDMA method or the like can separately conduct the processing specific to the CDMA receiver and the processing specific to the adaptive array antenna.例文帳に追加

これにより、ＣＤＭＡを用いたセル方式移動体通信の基地局等において、ＣＤＭＡ受信機固有の処理と、アダプティブ・アレイ・アンテナ特有の処理を、分離して行える様にした。 - 特許庁

To provide a semiconductor integrated circuit for preventing breakdown by the antenna effects of a gate insulating film of a transistor, provided inside a circuit for selecting a row of a memory cell array.例文帳に追加

メモリセルアレイ内の行を選択するための回路内のトランジスタのゲート絶縁膜がアンテナ効果によって破壊されることを防止することが可能な半導体集積回路を提供する。 - 特許庁

A discrimination voltage supplying circuit 2 generates read- voltage under control of a control circuit 1, and supplies it to a memory cell array 7 through a word line Wi decided by address data Address.例文帳に追加

判定電圧供給回路２は、制御回路１の制御のもとでリード電圧を生成し、アドレスデータＡｄｄｒｅｓｓで決まるワード線Ｗｉを通じメモリセルアレイ７に供給する。 - 特許庁

Furthermore, a memory cell array is configured of an even number of sub banks so as to apply the erasing voltage pulse to one sub bank and the writing voltage pulse to another sub bank alternately.例文帳に追加

更に、メモリセルアレイを偶数のサブバンクからなる構成とし、一方のサブバンクにおける消去電圧パルスの印加と他方のサブバンクにおける書き込み電圧パルスの印加を交互に行う。 - 特許庁

To realize a manufacturing method a contact which can block the occurrence of residue at a swelling phenomenon section caused by an interval between gate electrodes different in phases between a cell array region and a peripheral circuit region.例文帳に追加

セルアレイ領域と周辺回路領域間で相異するゲート電極間隔に起因する膨出現象部分の残留物発生を阻止できるようなコンタクト製造方法を提供する。 - 特許庁

To provide a liquid crystal apparatus including a polarizer disposed within a liquid cell and having uniform polarization characteristics in a substrate plane, a color filter substrate used for it, and to provide an array substrate.例文帳に追加

基板面内で均一な偏光特性を有する偏光子を液晶セル内に具備した液晶装置、これに用いられるカラーフィルタ基板及びアレイ基板を提供すること。 - 特許庁

The semiconductor storage device is formed by splitting a memory array into a plurality of mats 11, and a transistor element 18 is arranged between cell counter electrode plates 17 of each mat split as a switching device.例文帳に追加

半導体記憶装置はメモリアレイが複数のマット１１に分割形成されてなり、分割された各マットのセル対極プレート１７間にトランジスタ素子１８をスイッチ素子として配置する。 - 特許庁

A reading/writing/erasure control circuit controls the write circuit 26 to perform writing so that threshold levels of all the memory cells in the memory cell array 36 become identical before the next writing.例文帳に追加

読出／書込／消去制御回路は、次回の書込み行なう前に、メモリセルアレイ３６内のすべてのメモリセルの閾値レベルが同一となるように書込回路２６に書込みを行なわせる。 - 特許庁

The nonvolatile semiconductor memory in the embodiment has a controller for determining whether data erasure to a plurality of memory cells in a memory cell array is conducted per block or per page.例文帳に追加

実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。 - 特許庁

The semiconductor storage device includes: a subarray 11 having a plurality of memory cells 12, each of which has a pair of memory nodes which are complementary to each other; and a memory cell array having the plurality of subarrays 11.例文帳に追加

半導体記憶装置は、互いに相補な関係にある一対の記憶ノードを有するメモリセル１２を複数有するサブアレイ１１と、サブアレイ１１を複数有するメモリセルアレイを備える。 - 特許庁

At this time, the airflow W is accelerated in the choking space S1 by venturi effect whereby a pulling force due to a negative pressure is exerted on the solar cell array 11 positioned above the choking space.例文帳に追加

このときベンチュリー効果により絞り空間Ｓ１において空気流Ｗが加速され、絞り空間上に位置する太陽電池アレイ１１に負圧による引力が働く。 - 特許庁

When forming at least one of the first wiring and the second wiring, a connecting portion that covers a part of the lower electrode layer outside the memory cell array is formed on the first wiring and the second wiring.例文帳に追加

第１配線及び第２配線の少なくとも一方の形成に際しては、これら配線にメモリセルアレイ外において下部電極層の一部を覆う接続部を形成する。 - 特許庁

Accordingly, even if bit lines in which defective memory cells exist are different for each block, redundant bit lines can be designated in units of blocks, and a memory cell array-saving range is expanded to improve a yield.例文帳に追加

従って、不良メモリセルの存在するビット線がブロック毎に異なっていても、ブロック単位に冗長ビット線が指定でき、メモリセルアレイの救済範囲が拡大し、歩留まりが向上する。 - 特許庁