「buffer time」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

In the buffer determination, buffers in which at least a calculated value of a time delay is smaller than an expected value are selected among buffers recorded in the library information, and the buffer having the smallest calculated value is further selected among the selected buffers.例文帳に追加

バッファの決定では、ライブラリ情報に記録されているバッファの中から、少なくとも遅延時間の計算値が期待値よりも小さいもの、さらにはその中で計算値が最小のものを選択する。 - 特許庁

The polarity of an offset voltage of a first buffer (11) and a second buffer (12) connected to a first selection circuit (16) is periodically inverted to equalize the output voltage of a D/A converter circuit (10) with respect to time.例文帳に追加

第１選択回路（１６）に接続される第１バッファ（１１）と、第２バッファ（１２）のオフセット電圧の極性を周期的に反転してＤ／Ａ変換回路（１０）の出力電圧を時間的に平均化する。 - 特許庁

When receiving request data or transmitting response data, the CAN communication control part 11 selectively uses each of buffers 13 in accordance with the buffer status and operates the buffer status to go into corresponding state every time.例文帳に追加

ＣＡＮ通信制御部１１では、要求データの受信又は応答データの送信に際してバッファステータスに応じて各バッファ１３を選択的に使用すると共に、バッファステータスをその都度該当する状態に操作する。 - 特許庁

At the time of continuous read access request from a CPU 5 to various slave buses or write access request from the CPU 5, a bus controller control part 2 outputs a shared buffer access request signal to a shared buffer control part 3.例文帳に追加

バスコントローラ制御部２は、ＣＰＵ５からの異なるスレーブバスへの連続したリードアクセス要求時や、ＣＰＵ５からのライトアクセス要求時に、共有バッファ制御部３に共有バッファアクセス要求信号を出力する。 - 特許庁

To provide real-time communication equipment and a method for controlling a reception buffer absorbing a fluctuation in a delay in a reception data packet by increasing or decreasing the storage capacity of the reception buffer depending on the complexity of the configuration of a data communication network.例文帳に追加

データ通信網の構成の複雑さに応じて受信バッファの蓄積容量を増減し、受信データパケットの遅延揺らぎを吸収するリアルタイム通信装置および受信バッファの制御方法を提供すること。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

That is, at the time of transferring a predetermined number of data out of the recording data from a receiving buffer to a work buffer per one raster, the rear end N with data to be recorded included is detected so that the maximum value thereof Nmax is calculated.例文帳に追加

すなわち、記録用データのうちの所定データ数を１ラスター分ずつ受信バッファからワークバッファに転送するときに、記録すべきデータが含まれている後端Ｎを検出し、その最大値Ｎｍａｘを求める。 - 特許庁

The timing of the event data is calculated by using the timing of the event data right after the event data and the relative time difference between event in order from the event data right before the tail of the reverse reproduction buffer area and written to the reverse reproduction buffer area.例文帳に追加

逆再生バッファエリアの末尾の１つ前のイベントデータから順に、１つ後ろのイベントデータのタイミングとイベント間の相対時間差を用いて該当イベントデータのタイミングを計算して、逆再生バッファエリアに書き込む。 - 特許庁

Image data used in a case of recording by one time scanning of the recording head are stored in a recording buffer, and the image data for three arrays used in the recording element arrays of these image data are stored in a transfer buffer.例文帳に追加

記録ヘッドの１回の走査で記録される際に用いられる画像データを記録バッファに格納し、この画像データのうち、前記記録素子列で使われる３列分の画像データを転送バッファに格納する。 - 特許庁

Music data MDT written into the FIFO buffer 11 are pre-processed in the unit of a set of a delta time and a following MIDI message by a system controller 13 and are stored in a MIDI data buffer 14.例文帳に追加

ＦＩＦＯバッファ１１に書き込まれた楽曲データＭＤＴは、システムコントローラ１３によってデルタタイムとそれに追従するＭＩＤＩメッセージの組の単位で前処理され、ＭＩＤＩデータバッファ１４に蓄えられる。 - 特許庁

In a continuous recording mode for finishing recording by the user's command to stop recording, the coded data is transferred to the recording medium 30 from the buffer memory 24, each time the ratio of the buffer memory 24 in use reaches a certain value.例文帳に追加

ユーザの記録停止の操作に応じて記録を終了する連続記録モードでは、バッファメモリ２４の使用割合が一定値に達するたびに、バッファメモリ２４から記録媒体３０に符号データを転送する。 - 特許庁

To dynamically divide a buffer memory used at the time of storing and compressing a reading picture in accordance with a reading mode, using a divided buffer area by means of them and to improve processing ability.例文帳に追加

読み取り画像の格納及び画像圧縮を行う際に使用するバッファーメモリを読み取りモードに応じて動的に分割し、分割されたバッファー領域をそれぞれで活用できるようにし、処理能力を向上させる。 - 特許庁

In the process, a CPU 10 monitors the time required for writing the data to one buffer, and when the time increases abnormally, detects it as the abnormality of the hard disk drive unit 12.例文帳に追加

この過程で、ＣＰＵ１０は、１つのバッファに対するデータの書込みに要する時間を監視して、該時間が異常に増大したとき、これをハードディスクドライブ装置１２の異常として検知する。 - 特許庁

The offset time is added to the time difference from the timing of the event data right before the end to the end timing to calculate the timing of event data right before the end and write it to the reverse reproduction buffer area.例文帳に追加

エンド直前のイベントデータのタイミングからエンドタイミングまでの時間差に、オフセット時間を加算して、エンド直前のイベントデータのタイミングを計算し、逆再生バッファエリアに書き込む。 - 特許庁

Second correction circuits 20, 21, 23 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第２の補正回路２０、２１，２３は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

More suitably, a one-and-a-half-time charge pump circuit connected to the earth at its clock-buffer output end position is employed as the first charge pump circuit 55, and a two-time charge pump circuit is employed as the second charge pump circuit 56.例文帳に追加

好適には、クロックバッファ出力端位置をアースに接続した１．５倍チャージポンプ回路を第１チャージポンプ回路５５とし、２倍チャージポンプ回路を第２チャージポンプ回路５６とする。 - 特許庁

First correction circuits 14, 15, 18 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第１の補正回路１４，１５，１８は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

Even before super frame synchronization (time t6), when a synchronization word is detected for a frame (time t2), the sound data of a received frame are stored in a FIFO type buffer thereafter.例文帳に追加

スーパーフレーム同期（時刻ｔ６）前であっても、フレームについて同期ワードを検出できたならば（時刻ｔ２）、それ以降、受信フレームの音声データをＦＩＦＯ形式のバッファにストアする。 - 特許庁

To shorten the processing time to retrieve the buffer amount not higher than a certain threshold in a frame unit at the time of buffering variable length frame data to notify a transmittable burst data amount in a frame unit.例文帳に追加

可変長フレームデータをバッファリングし、送信可能なバーストデータ量をフレーム単位に通知する際に、ある閾値以下のバッファ量をフレーム単位に検索する処理時間を短縮すること。 - 特許庁

A control circuit 25 controls the video signal to be read from the frame buffer 20, according to the operation situation of the decoder 18 and a time code generated by a time code generating device 24.例文帳に追加

制御回路２５は、復号化装置１８の動作状況に従い、フレームバッファ２０から読み出すべき映像信号と、タイムコード生成装置２４の生成するタイムコードを制御する。 - 特許庁

A reproduction speed is forcedly accelerated when a reproduction position is ahead of a recording position at the present time in the ring buffer and also when a recording speed is faster than a reproducing speed at the present time.例文帳に追加

リングバッファ内での現時点での再生位置が記録位置よりも先行しており、かつ現時点での記録速度が再生速度よりも速い場合には、再生速度を強制的に速める。 - 特許庁

In this case, the processing section 103 outputs a packet size according to the output code amount, determines a time stamp according to time information of a corresponding encoded information entry, and writes an RTP header to the buffer.例文帳に追加

このとき、出力符号量に従ってパケット・サイズを出力し、該当する符号化情報エントリの時間情報に従ってタイム・スタンプを決定し、ＲＴＰヘッダをバッファに書き込む。 - 特許庁

The control part 10 uses time acquiring means 106 and history saving means 101 to store how the CPU 11 has operated in time series in a history information buffer 30.例文帳に追加

制御部１０において、時刻取得手段１０６、履歴保存手段１０１によりＣＰＵ１１がどのように動作してきたのかを時系列的に履歴情報バッファ３０に格納する。 - 特許庁

To solve the problem that a conventional output buffer circuit has the difficulty in adjusting a rise time and a fall time of a signal to be outputted from a differential output terminal (OUTP/OUTN).例文帳に追加

従来の出力バッファ回路では、差動出力端子（ＯＵＴＰ／ＯＵＴＮ）から出力される信号の立ち上がり時間及び立ち下がり時間を調整することは困難である。 - 特許庁

To provide a transmitter which efficiently using a buffer by preliminarily discarding a frame of which the discard schedule time card comes before the schedule time to transmit the frame comes.例文帳に追加

フレームの廃棄予定時刻が当該フレームの送出予定時刻以前に到達するフレームを予め廃棄し、バッファを効率的に使用することができる伝送装置を提供する。 - 特許庁

To reduce a manufacturing time for a semiconductor memory by suppressing increase of a testing time due to transfer processing of information of a defective memory cell to a buffer memory from a fail memory.例文帳に追加

フェイルメモリからバッファメモリへの不良メモリセル情報の転送処理に起因する試験時間の長時間化を抑制し、以って半導体メモリの製造時間の短縮化を図る。 - 特許庁

On the other hand, when the data exist and processing time is longer than a reference processing time, the data for the set output size are supplied from the buffer memory 103b to the printer 2.例文帳に追加

他方、データが存在し、かつ、処理時間が基準処理時間より大きい場合は、設定されている出力サイズ分のデータをバッファメモリ１０３ｂからプリンタ２に供給する。 - 特許庁

If the packet should be transferred in real time, a priority queue of a communication buffer 116 is selected and the packet is immediately transferred to another computer component 104 which can process it in real time.例文帳に追加

リアルタイムに転送する必要がある場合は、通信バッファ１１６の優先キューを選択して直ちにリアルタイム処理が可能な他の計算機コンポーネント１０４へとパケットを転送する。 - 特許庁

When the transmission request of the time series information is received, the control part 25 outputs the time series information stored in the ring buffer part 23A, before a prescribed time with the reception time of the transmission request as a base point through the communication part to a network.例文帳に追加

この制御部２５は、時系列情報の送出要求を受信したとき、送出要求を受信した時を基点として、リングバッファ部２３Ａに記憶されている所定時間前からの時系列情報を、通信部を通じてネットワークに出力する。 - 特許庁

The server-side transmission device 3 is provided with a time stamp adding means 32 which adds a time stamp to the data packet, and the buffer read control means 42 of the client-side transmission device 4 controls the time interval of data packet transmission to the user terminal 2 on the basis of the time stamp.例文帳に追加

サーバ側伝送装置３は、データパケットにタイムスタンプを付加するタイムスタンプ付加手段３２を有し、クライアント側伝送装置４のバッファ読出制御手段４２は、タイムスタンプに基づいて、ユーザ端末２へ該データパケットを送信する時間間隔を制御する。 - 特許庁

The buffer quantity reduction type time slot assignment control function 141 uses Queue length information of the buffer 801 informed from the Queue length notice function 802 to assign a time slot so as to make the Queue length of the buffer 801 among the terminal side devices 800-830 constant to the utmost and the result is informed of an output control circuit 803 to control a cell output from the buffer 801.例文帳に追加

所要バッファ量削減型タイムスロット割当制御機能１４１はＱｕｅｕｅ長通知機能８０２から通知されるバッファ８０１のＱｕｅｕｅ長情報を用いて、端末側装置８００〜８３０のバッファ８０１のＱｕｅｕｅ長が各端末側装置８００〜８３０間で極力一定となるようにタイムスロットを割り当て、その結果をバッファ８０１からのセル出力を制御する出力制御回路８０３に通知する。 - 特許庁

Counting is started in a counter circuit from the transmission start time of ZSCK, an impedance adjusting signal corresponding to a counted value is added to the output buffer OB, a reflection input value is reduced and the input buffer IB is inverted at the time when the value becomes equal to Vref.例文帳に追加

上記ＺＳＣＫの送信開始時点からカウンター回路の計数が開始され、計数値に相応するインピーダンス調整信号が出力バッファＯＢに加えられ反射入力値は減少し、Ｖｒｅｆと等しくなった時点で入力バッファＩＢの反転が起る。 - 特許庁

The drive voltage control device includes a buffer for generating the load drive voltage by input of a predetermined signal at the time of driving a load, and a boosting circuit for supplying boost voltage different from a target drive voltage to a signal line between an output terminal of the buffer and the load circuit at the early time of driving the load circuit.例文帳に追加

負荷駆動時には所定の駆動電圧を入力して、負荷回路を駆動するバッファと、前記負荷回路の駆動初期時に、前記バッファの出力端子と前記負荷回路との間の信号線に目標駆動電圧とは異なるブースト電圧を与えるブースト回路とを有する。 - 特許庁

To solve problems that when a plurality of time series data producers are present, there are problems of overhead for exclusive control and utilization efficiency of buffer, and in processing variable length data, it is difficult to grasp the head position of the oldest data or the like, in the conventional method for managing a buffer for recording time series data.例文帳に追加

従来の時系列データ記録用バッファ管理方法では、時系列データ生産者が複数の場合には、排他制御のためのオーバーヘッドやバッファの利用効率の点で問題があり、また、可変長のデータである場合には、最古等のデータの先頭位置を把握することが困難である。 - 特許庁

Then, when the size of the printing job data is larger than the availability of the read-ahead buffer 51, printing job data of which the printing designated time is later than the printing designated time of the printing job data, which is a storage object, from among the printing job data being stored in the read-ahead buffer 51 is deleted.例文帳に追加

そして，印刷ジョブデータのサイズが先読みバッファ５１の空き容量よりも大きい場合には，先読みバッファ５１に記憶されている印刷ジョブデータのうち，保存対象の印刷ジョブデータの印刷指定時刻よりも印刷指定時刻が遅い印刷ジョブデータを削除する。 - 特許庁

The personal computer computes the ratio of a storing time of measurement data into a block buffer which is disposed in the module-type measuring devices 9a, 9b, to a storing time of the measurement data from the block buffer into the memory means attached to the personal computer, and has a display means for displaying the presence or the absence of missing storing the measurement data.例文帳に追加

パーソナルコンピュータは、モジュール型計測器９ａ，９ｂに設けたブロックバッファへの計測データの格納時間と、ブロックバッファからパーソナルコンピュータに付設した記憶手段への計測データの格納時間との比を演算して計測データの格納漏れの有無を表示する表示手段を有する。 - 特許庁

Phase of the data output clock that triggers the data output buffer, according to the bit configuration is regulated, thereby the difference in delay time at the data output buffer due to the bit configuration can be compensated, and thus same data output time can be made constant irrespective of the bit configuration.例文帳に追加

ビット構成に応じてデータ出力バッファをトリガするデータ出力クロックの位相を調節することによりビット構成によるデータ出力バッファでの遅延時間の差を補償することができ、これによりビット構成に関係なく同じデータ出力時間を一定にすることができる。 - 特許庁

To make the hold-time of write-in data securable without using a delay buffer in a semiconductor integrated circuit device in which a write-in control circuit for securing a hold-time at the time of a write-in cycle is built in.例文帳に追加

書き込みサイクル時のデータホールド時間を確保するための書き込み制御回路を内蔵した半導体集積回路装置において、書き込みデータのホールド時間を遅延バッファーを用いずに確保することができることを目的とする。 - 特許庁

A facsimile reception device 10 includes a threshold setting means 13 which sets a plurality of kinds of thresholds as a time in which a received packet signal can be stored in a buffer memory 11 in accordance with the length of a time to time-out of the received packet signal.例文帳に追加

ファクシミリ受信装置１０は、受信したパケット信号に対するタイムアウトまでの時間の長さに応じてバッファメモリ１１の格納できる時間としての閾値を複数種類に設定する閾値設定手段１３を備えている。 - 特許庁

The outputs of the time-series receiving-data buffer circuits 11a, 11b are stored in time-series in time-series instantaneous-value data-storing circuits 13a, 13b, after performing a predetermined digital filter process by digital-filter processing circuits 12a, 12b.例文帳に追加

時系列受信データバッファ回路１１ａ，１１ｂの出力は、ディジタルフィルタ処理回路１２ａ，１２ｂにて所定のディジタルフィルタ処理が実行された後、時系列瞬時値データ格納回路１３ａ，１３ｂに時系列に格納される。 - 特許庁

Before inputting time information in a received digital broadcast wave to a buffer, a time information decoder 16 decodes only time information earlier and then a mixer 14 synthesizes it with a video signal and the synthesize signal is displayed.例文帳に追加

受信したデジタル放送波の内の時刻情報を、バッファに入力する前に、時刻情報復号器１６にて時刻情報だけを先に復号化し、後で混合器１４にて合成してから表示する構成となっている。 - 特許庁

The inventive printer can perform reception buffer control corresponding to the system of a host unit by providing a conventional printer additionally with a receiving buffer monitoring section for measuring and indicating the time when the receiving buffer is filled with data and reception of data from the host unit is interrupted, and data number setting section for setting the receiving buffer capacity during interruption of data reception.例文帳に追加

本発明の印刷装置は、従来の印刷装置に受信バッファが一杯になり上位装置からのデータ受信を休止している時間を計測し表示する受信バッファ監視部と、データ受信中断中の受信バッファ容量を設定するデータ数設定部とを付加することにより、上位装置とのシステムに対応した受信バッファ制御を行うことができる。 - 特許庁

The purpose is attained by using the buffer memory controller which detects a voice data interactive signal to stop writing to a buffer memory 15, generates a reference time timing signal on the basis thereof, stores a write address to the buffer memory 15 in this case, and controls reading from the buffer memory 15 from the same address as the write address.例文帳に追加

バッファメモリ１５に対する書き込み動作を停止する音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成し、このときのバッファメモリ１５に対する書き込みアドレス値を記憶し、この書き込みアドレス値と同じアドレス値から、前記バッファメモリ１５に対する読み出し動作を開始するように制御するバッファメモリ制御装置を以ってして課題の解決に当たる。 - 特許庁

By providing an access queue holding circuit 18 for holding an access queue for starting a memory read cycle to the memory and a buffer number holding circuit 19 for holding a buffer number at that time, the access queue of the memory read cycle is prevented from being lost and reference is enabled without competition in the empty buffer number of a data buffer common for write and read processing.例文帳に追加

メモリに対してメモリ・リード・サイクルを起動するためのアクセスキューを保持するアクセスキュー保持回路１８と、そのときのバッファ番号を保持するバッファ番号保持回路１９を設けることで、メモリ・リード・サイクルのアクセスキューの消失を防ぎ、書き込みおよび読み出し処理に共通化したデータバッファ１３の空きバッファ番号を競合することなく参照できるようにする。 - 特許庁

A determining section 34 determines whether the transmission data buffer 15 has a transmission data packet in which a predetermined time elapses and the TTL becomes zero.例文帳に追加

判定部３４は、送信データバッファ１５において、所定の時間が経過してTTLが０になった送信データパケットがあるか否かを判定する。 - 特許庁