「cache」に関連した英語例文の一覧と使い方(76ページ目) - Weblio英語例文検索

Thus, it is not necessary to rewrite a program for each type of an LSI while it is necessary when using a test device connected to the outside, and it is possible to simultaneously test the cache memory in parallel with the memory such as the SRAM other than the cache memory built in the same LSI, and to shorten the test time.例文帳に追加

これにより、外部に接続したテスト装置を用いた場合のようにＬＳＩの品種毎のプログラムの書き換えが不要となる上、同一ＬＳＩに内蔵されているキャッシュメモリ以外のＳＲＡＭ等のメモリと同時並行してキャッシュメモリのテストが可能となり、テスト時間の短縮が図れる。 - 特許庁

In the case a write address 120 supplied from a CPU is included in an address array 1 and a hit decision circuit 3 decides a cache hit, write address 100 (200) supplied from the CPU is written to a data array 2 in a next clock cycle of the cache hit decision by F/Fs 10 to 13.例文帳に追加

ＣＰＵから供給されたライトアドレス１２０がアドレスアレイ１に含まれ、ヒット判定回路３によってキャッシュヒットが判定された場合、Ｆ／Ｆ１０〜１３によって、そのキャッシュヒットの判定の次のクロックサイクルで、ＣＰＵから供給されたライトデータ１００（２００）がデータアレイ２に書き込まれる。 - 特許庁

When a prefetch part prefetching an instruction code constituting the task before starting task execution based on the task management table is installed, cache mis-hit can be reduced since an instruction code of a new task is fetched in a cache memory when the new task is executed.例文帳に追加

そして、タスク管理テーブルに基づいて、タスクの実行開始までにタスクを構成する命令コードをプリフェッチするプリフェッチ部を備えることで、新たなタスクが実行状態になったときに、そのタスクの命令コードがキャッシュメモリ上に取り込まれていることになるため、キャッシュミスヒットを減らすことができる。 - 特許庁

When data related to an IO command received from a host device 10 is in an external LDEV 42, if the cache area produces no cache hit, an IO command is issued to the external storage subsystem 40 and then an IO processing result is sent to the host device 10.例文帳に追加

ホスト装置１０から受けたＩＯコマンドに従うデータが外部ＬＤＥＶ４２にある場合、そのキャッシュ領域でキャッシュヒットしなかった場合に、その外部ストレージサブシステム４０にＩＯコマンドが発酵された後で、ホスト装置１０に対してＩＯ処理結果が送信される。 - 特許庁

A file unrecorded in the cache folder 173 is specified by comparing the file attributes information acquired from the portable information terminal device 200 with the file attributes information acquired from the cache folder 173, and only the specified file is transferred to the host computer system.例文帳に追加

携帯情報端末装置２００から取得したファイル属性情報とキャッシュフォルダ１７３から取得したファイル属性情報とを比較することで、キャッシュフォルダ１７３に記録されていないファイルを特定し、当該特定されたファイルのみをホストコンピュータ装置１００に転送する。 - 特許庁

SMP systems will also have "(SMP)" in the first line of output, and will have two additional columns for each slab, reporting the slab allocation policy for the CPU-local cache (to reduce the need for inter-CPU synchronization when allocating objects from the cache). 例文帳に追加

SMP システムでは、出力の最初の行に "(SMP)" と表示され、各 slab ごとに 2 つのカラムが追加される。 これらは各 CPU が持つローカルなキャッシュ (per-CPU キャッシュ) のslab アロケーションポリシーを表示する(per-CPU キャッシュは、オブジェクトをキャッシュからアロケートする際にCPU 間での同期を減少させるために設けられている)。 - JM

However, at this time, since an entry regarding the nCoA does not exist in a neighbor cache of the nAR, the nAR transmits (5) NS to the MN, and generates a neighbor cache entry of the nCoA by receiving (6) an NA.例文帳に追加

しかし、この時点では、ｎＡＲのＮｅｉｇｈｂｏｒ ｃａｃｈｅには、ｎＣｏＡに関するｅｎｔｒｙは存在しないため、ｎＡＲは（５）ＮＳをＭＮに送信し、ＭＮから（６）ＮＡを受信することで、ｎＣｏＡのＮｅｉｇｈｂｏｒ ｃａｃｈｅ ｅｎｔｒｙを作成する。 - 特許庁

The burst read memory interface 105 is provided with an internal buffer for recoding and storing the information of a cache area and data for burst read, and when the pertinent read access is performed from the CPU 101 to any area beyond a cache area, burst read is operated for the memory 104, and the data are recorded and stored in the internal buffer.例文帳に追加

バーストリードメモリインタフェイス１０５は内部に、キャッシュ領域の情報とバーストリード分のデータを記録保持する為の内部バッファを持ち、ＣＰＵ１０１からキャッシュ領域外に該当するリードアクセスがあった場合に、メモリ１０４に対してバーストリードを行い、内部バッファに記録保持する。 - 特許庁

In the case of database record data, the data are temporarily stored in the free area of a nonvolatile cache memory in another storage controller, when the host processor does not have the free area of its nonvolatile cache memory, and as soon as the free area can be secured, the data are written in a low speed storage device such as a disk.例文帳に追加

データベースレコードデータについてはホストプロセッサが不揮発性キャッシュメモリの空き領域がなければ、他の記憶制御装置内の不揮発性キャッシュメモリの空き領域に一時的にデータを記憶し、当該空き領域が確保でき次第、ディスク等の低速な当該記憶装置への書き込みをする。 - 特許庁

By providing a user with a simple means for viewing and changing the size of the cache of the received document and providing a simple GUI display graphical unit for enabling even the tracking of a series of the received documents or a series of other computer controlled events, the problem of cache size control is solved.例文帳に追加

受信文書のキャッシュのサイズを見て変更するための簡単な手段をユーザに提供し、一連の受信文書または一連の他のコンピュータ制御イベントのトラッキングも可能にする、簡単なＧＵＩの表示グラフィカル・ユニットを提供することにより、キャッシュ・サイズ制御の問題を解決する。 - 特許庁

An event action control part for monitoring data collected from a plurality of sensors and carrying out preset processing when the data becomes a preset condition comprises an event action entry retrieval part EVS, an event action table EATB, a cache CC and a cache control part CCC.例文帳に追加

複数のセンサから収集したデータについて監視を行い、前記データが予め設定した条件となったときに予め設定した処理を実行するイベントアクション制御部を、イベントアクションエントリ検索部ＥＶＳ、イベントアクションテーブルＥＡＴＢ、キャッシュＣＣ、および、キャッシュ制御部ＣＣＣ、で構成する。 - 特許庁

Whether a data subsystem is to be operated as a cache memory or as a scratchpad memory in which line fetch from an external memory is suppressed is determined, and a control bit is programmed so that the data subsystem can be operated as either the cache memory or the scratchpad memory depending on the determination result.例文帳に追加

データサブシステムをキャッシュメモリとして作動すべきか、または外部メモリからのラインフェッチを抑制するスクラッチパッドメモリとして作動すべきかを判断し、前記判断に応じて前記データサブベースをキャッシュメモリまたはスクラッチパッドメモリのいずれかとして作動させるよう、制御ビットをプログラムする。 - 特許庁

Data on a write cache CW are transferred to a buffer for recording BW and, at the same time, data on a medium M are transferred to a buffer for reproduction BR, and then data on the buffer for recording BW are transferred to the medium M and, at the same time, data on the buffer for reproduction BR are transferred to a read cache CR.例文帳に追加

ライトキャッシュＣ_W 上のデータを記録用バッファＢ_W に転送すると同時にメディアＭ上のデータを再生用バッファＢ_R に転送した後、記録用バッファＢ_W 上のデータをメディアＭに転送すると同時に再生用バッファＢ_R 上のデータをリードキャッシュＣ_R に転送する。 - 特許庁

On receipt of channel information from an operation section 1, if the channel information is varied, a file acquisition manager 102 deletes, from a cache memory 103b, a file being transmitted from a channel different from the channel indicated by the above channel information, and thereafter, stores the received file into the cache memory 103b.例文帳に追加

ファイル取得管理部１０２は、操作部１からチャンネル情報を受け取った際に、チャンネル情報に変更があると、チャンネル情報によって示されたチャンネルと異なるチャンネルで送信されたファイルをキャッシュメモリ１０３ｂから削除し、その後、受信したファイルをキャッシュメモリ１０３ｂに格納する。 - 特許庁

To provide an information processor capable of efficiently accessing a storage medium by eliminating the occurrence of time delay due to a mishit in reading information and cache overflow in writing information when accessing the storage medium, accompanying operation by a cache memory.例文帳に追加

キャッシュメモリによる動作を伴う記憶メディアへのアクセスを行う際に、情報読み出し時のミスヒットや情報書き込み時のキャッシュオーバーフローによる遅延時間の発生をなくし、これにより記憶メディアに対する効率良いアクセスを行い得る情報処理装置を提供する。 - 特許庁

An entry preparation request for allocating a global address to the private address for the NAT apparatus 30 is made by using the private address if it is stored in the private address cache 11b, and if it is not stored in the cache, the request is made by acquiring it by inquiry to the DNS server 21.例文帳に追加

ＮＡＴ装置３０に対するプライベートアドレスへのグローバルアドレスを割り当てるエントリ作成要求は、プライベートアドレスキャッシュ１１ｂにそのプライベートアドレスが保存されていればそれを用いて行い、保存されていなければ、ＤＮＳサーバ２１への問い合わせにより取得して行う。 - 特許庁

To provide a memory content rewriting method which can reflect writing to a memory on an instruction cache only by adding a few codes to a program for debugging when a system which debugs an application running on a target from a host alters the contents of the memory registered in the instruction cache.例文帳に追加

ターゲット上で動作するアプリケーションをホストからデバッグするシステムで、命令キャッシュに登録されているメモリの内容を変更する際に、デバッグ用プログラムに僅かなコードを追加するだけで、命令キャッシュにメモリへの書き込みを反映可能なメモリ内容書き換え方法を提供する。 - 特許庁

When the image is stored in the cache 30, an individual evaluation value calculating part 32 calculates a plurality of kinds of individual evaluation values, using the image stored in the cache 30, and an overall evaluation value calculating part 34 calculates an overall evaluation value, based on the plurality of individual evaluation values.例文帳に追加

キャッシュ３０に処理対象の画像が記憶されている場合には、キャッシュ３０に記憶された画像を用いて、個別評価値算出部３２が複数種類の個別評価値を算出し、総合評価値算出部３４が複数の個別評価値に基づいて総合評価値を算出する。 - 特許庁

In the case of no hit, there is no cache of the object image data this time in a client terminal 105, so that the object data are acquired from the server device 101 through a network (S413), and the acquired image data are stored in a printing cache data region 110 in the client terminal 105.例文帳に追加

ヒットしない場合は、クライアント端末１０５内に今回の対象画像データのキャッシュがないので、ネットワーク１０４を介してサーバ装置１０１より対象データを取得し（Ｓ４１３）、取得した画像データをクライアント端末１０５内の印刷キャッシュデータ領域１１０に格納する。 - 特許庁

To provide a shared memory parallel computer in which a plurality of processors are accessible to an arbitrary memory with equally high performance, there are fewer hardware materials for maintaining consistency of a cache, and an increase in cache capacity by enhancing the processor can easily be dealt with.例文帳に追加

多数のプロセッサが任意のメモリに対して等しく高い性能でアクセス可能であり、キャッシュの整合性を保つためのハードウェア物量が小さく、かつプロセッサのエンハンスによるキャッシュ容量の増加に容易に対応可能な共有メモリ型並列計算機を提供する。 - 特許庁

An image reproducing device 100 switches between image data to be deleted from the cache memory 30 and image data to be added to the cache memory 30 according to the power source states of a storage device 101 and the image reproducing device 100 and the state of communication between the storage device 101 and image reproducing device 100.例文帳に追加

画像再生装置１００は、ストレージ装置１０１と画像再生装置１００との電源状態、及び、ストレージ装置１０１と画像再生装置１０１との通信状態に応じて、キャッシュメモリ３０から削除する画像データとキャッシュメモリ３０に追加する画像データとを切り換える。 - 特許庁

The high-speed processor system is provided with a CPU, a plurality of DRAMs connected in parallel, and a plurality of cache memories formed into a hierarchical structure, and each cache memory is provided with an MPU functioning as a processor having binary compatibility with the CPU.例文帳に追加

本発明に係る高速プロセッサシステムは、ＣＰＵと、複数個に並列接続されたＤＲＡＭと、階層構造に形成された複数個のキャッシュメモリを備え、各々のキャッシュメモリにはＣＰＵに対してバイナリ互換性のあるプロセッサとして機能するＭＰＵが夫々備えられている。 - 特許庁

A server stores a template with an extension tag constituting a Web page transmitted to the personal digital assistant, and data history in a cache together with an ID, refers to information in the cache when transmitting information to the personal digital assistant, and transmits only the ID showing the information as to the already transmitted information.例文帳に追加

サーバは、携帯端末へ送信したWebページを構成する拡張タグ付のテンプレートと、データの履歴をIDと共にキャッシュに保存し、携帯端末へ情報を送信するときに、キャッシュ内の情報を参照し、送信済みの情報は、その情報示すIDのみを送信する。 - 特許庁

When any cache mistake occurs, a control circuit 26 stores, on the basis of an access request from the CPU 11, the output data of the CPU 11 in the write buffers 22a and 22b, and reads the data of a line including the data corresponding to the access request from a main memory, and writes the data in the cache memory 21.例文帳に追加

制御回路２６は、ＣＰＵ１１からのアクセス要求に基づいて、キャッシュミスが発生した場合には、ＣＰＵ１１の出力データをライトバッファ２２ａ，２２ｂに格納するとともに、アクセス要求に対応するデータを含むラインのデータをメインメモリからデータを読み出してキャッシュメモリ２１に書き込む。 - 特許庁

The printer incorporates a receiving buffer 2, an image memory 3, an auxiliary image memory 4, a receiving buffer cache area 23, and the like, and when interruption printing is designated, print data stored in the receiving buffer 2 is cached in the receiving buffer cache area 23 and then interruption printing is executed.例文帳に追加

プリンタ装置は内部に受信バッファ２、画像メモリ３、補助記憶画像メモリ４、受信バッファ待避エリア２３等を有し、割り込み印刷の指示がある場合、例えば受信バッファ２に格納した印刷データを受信バッファ待避エリア２３に待避させ、割り込み印刷処理を実行する。 - 特許庁

In the cache memory system, each of a plurality of processors is can execute a no-data transfer store command, and each of a plurality of first storage hierarchical units outputs a transfer-control signal in response to occurrence of a cache miss hit when executing the no-data transfer store command by the corresponding processor.例文帳に追加

複数のプロセッサの各々は、データ転送なしストア命令を実行可能であり、複数の第１記憶階層部の各々は、自身に対応するプロセッサによるデータ転送なしストア命令の実行時にキャッシュミスヒットの発生に応答して転送制御信号を出力する。 - 特許庁

To prevent unnecessary L2 address cache update from activating by controlling a method for updating L2 address cache entry of an opposite device according to a form of mutual connection with the opposite device in each of opposite network devices with an L2 section there-between in a communication network.例文帳に追加

通信ネットワークにおいて、Ｌ２区間を挟んで対向し合うネットワーク装置の各々において、対向装置との相互接続の形態に応じて対向装置についてのＬ２アドレスキャッシュエントリの更新方法を制御することにより、不要なＬ２アドレスキャッシュ更新が動作してしまうのを防ぐ。 - 特許庁

After the lapse of one second from the last skip operation, the reproduction processing of the music data is carried out when the reproduction objective music data are stored in the cache memory, while the reproduction processing is carried out after the cache processing is performed when the reproduction objective music data are not being stored.例文帳に追加

また、最後のスキップ操作から１秒を経過すると、キャッシュメモリ内に再生対象の曲データが格納されている場合は、その曲データの再生処理を行い、再生対象の曲データが格納されていない場合は、キャッシュ処理を行ってから再生処理を行う。 - 特許庁

Each data channel comprises write FIFO buffers (145 and 147) for efficiently supporting cache purge operations and normal write operations, and reflective write FIFO buffers (146 and 148) for efficiently supporting coherent read with simultaneous cache copyback operations.例文帳に追加

各データチャネルはキャッシュパージ動作及び通常の書き込み動作を効率的にサポートするための書き込みＦＩＦＯバッファ（１４５、１４７）、及び同時のキャッシュコピーバック動作と共にコヒーレント読み出しを効率的にサポートするための反射型書き込みＦＩＦＯバッファ（１４６、１４８）を備えている。 - 特許庁

This compiler comprises a step for determining whether or not a plurality of same kind of variables are used in a single computing equation, and a step for deciding an arrangement address on the cache according to the determination result for arranging the same kind of variables in a continuous areas of the cache.例文帳に追加

１つの演算式内で同種の複数の変数を使用しているかを判定するステップと、その判定結果に基づき、同種の変数がキャッシュの連続領域に配置されるようにキャッシュ上での配置アドレスを決定するステップとを備えることを特徴とする。 - 特許庁

When a WWW server requests information regarding a network (S2001), a network management program checks whether the cache file is a new one (S2002), and gathers information newly (S2003) when a specific time is elapsed after the file is generated and saves it in the cache file (S2004).例文帳に追加

ネットワーク管理プログラムは、ＷＷＷサーバからネットワークに関する情報を要求されると（Ｓ２００１）、キャッシュファイルが新しいものか調べ（Ｓ２００２）、作成されてから所定時間経過していれば、新たに情報を収集し（Ｓ２００３）、キャッシュファイルへと保存する（Ｓ２００４）。 - 特許庁

When data is transferred from a host device, the first supercluster is written in a cache area CA_1 of the quickly accessible nonvolatile solid memory, and a head is moved to a prescribed position during this write, and following data is written in a cache area CA_2 of the disk after the end of the movement.例文帳に追加

ホスト装置からデータが転送された場合、先頭スーパークラスタを高速アクセスが可能な不揮発性固体メモリのキャッシュ領域ＣＡ_１に書き込み、その間、ヘッドを所定位置に移動させ、移動が終了した時点から続くデータはディスクのキャッシュ領域ＣＡ_２に書き込む。 - 特許庁

To provide a cache system capable of appropriately selecting an access mode so that when a CPU carries out a pipeline process for a plurality of instructions, the cache system operates at as low power as possible while preventing a pipeline from waiting for a process, or meeting the requirements for reducing the waiting time for the process.例文帳に追加

ＣＰＵが複数の命令をパイプライン処理する場合に、パイプラインの処理待ちを防止しまたは処理待ち時間を短縮する条件を満たした上で、可能な限り低電力で動作するように適切にアクセスモードを選択することのできるキャッシュシステムを提供する。 - 特許庁

When the processing result is stored in the cache 30, an individual evaluation value calculating part 32 calculates a plurality of kinds of individual evaluation values by using the processing result stored in the cache 30, and a total evaluation value calculating part 34 calculates a total evaluation value on the basis of the plurality of individual evaluation values.例文帳に追加

キャッシュ３０に処理結果が記憶されている場合には、キャッシュ３０に記憶された処理結果を用いて、個別評価値算出部３２が複数種類の個別評価値を算出し、総合評価値算出部３４が複数の個別評価値に基づいて総合評価値を算出する。 - 特許庁

To solve the problem that the acceleration of address conversion by a TLB(translation lookaside buffer) cache can not be expected because the possibility that the TLB cache overflows becomes high when many pieces of long data spreading over a plurality of pages are transferred in a system that exchanges data while performing address conversion between a plurality of nodes.例文帳に追加

複数のノード間でアドレス変換を行ないながらデータをやり取りするシステムにおいて、複数ページに渡る長いデータを多数転送していると、ＴＬＢキャッシュが溢れる可能性が高くなり、ＴＬＢキャッシュによるアドレス変換の高速化が期待できなくなる。 - 特許庁

A prefetch execution judging deciding device 80 and a prefetch executing device 90 execute the prefetch to the cache about a block to be prefetched to a certain block on confirming that a prefetch flag to the block in the address array 100 is valid in the case of cache access for the block.例文帳に追加

先取り実施判定器８０および先取り実施器９０は、あるブロックについてのキャッシュアクセス時に、アドレスアレイ１００中の当該ブロックに対する先取りフラグが有効なことを確認した上で当該ブロックに対する先取り対象ブロックについてのキャッシュへの先取りを実施する。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

When the data are transferred from the host device, a leading super cluster is written in a cache region CA_1 of a non-volatile solid memory whose high speed access is available, and the head is moved to a predetermined position, and data following since the movement of the head ends are written in a cache region CA_2 of the disk.例文帳に追加

ホスト装置からデータが転送された場合、先頭スーパークラスタを高速アクセスが可能な不揮発性固体メモリのキャッシュ領域ＣＡ_１に書き込み、その間、ヘッドを所定位置に移動させ、移動が終了した時点から続くデータはディスクのキャッシュ領域ＣＡ_２に書き込む。 - 特許庁

In a recording device for receiving and recording the fragmented image data, significance is obtained from each attribute of the fragmented image data, and the fragmented image data that are determined to be not so important are recorded without using a system cache and/or the cache of a disk device.例文帳に追加

断片化された画像データを受信記録する記録装置において、断片化された画像データの夫々の属性から重要度を求め、あまり重要ではないと判断される断片化された画像データに関しては、システムキャッシュ、及び／又は、ディスク装置のキャッシュを使用せずに記録する。 - 特許庁

When the read tag information shows the presence of speculative read data in the cache memory 20a or 20b, on the other hand, data existent in this cache memory 20a or 20b are acquired and sent to the processor 10a inside the present node device 100a and the speculative read data are abandoned.例文帳に追加

一方、読み出したタグ情報が、投機読み出しデータがキャッシュメモリ２０ａまたは２０ｂにおいて存在することを示す場合には、このキャッシュメモリ２０ａまたは２０ｂに存在するデータを獲得して自ノード装置１００ａ内のプロセッサ１０ａに送り、投機読み出しデータを廃棄する。 - 特許庁

When a request about an access is accepted, the cached state management part 115 refers to the cached state management table 124, checks to see whether or not the cache of the mobile terminal needs to be updated to the latest data, and updates the cache of the mobile terminal if needed.例文帳に追加

そして、アクセスに関する要求を受け付けた場合、キャッシュ状態管理部１１５がキャッシュ状態管理テーブル１２４を参照し、携帯端末のキャッシュを最新のデータに更新する必要があるか否かのチェックし、必要に応じて携帯端末のキャッシュを更新する。 - 特許庁

To provide a node device, a node processing program, and a content data storage method for determining whether or not there exists any free capacity in a cache of another node device, and for improving the use efficiency of the cache as a whole peer-to-peer type communication system.例文帳に追加

本発明の目的は、他のノード装置のキャッシュに空き容量があるかを判断して、ピアツーピア型の通信システム全体としてキャッシュの使用効率を向上させるノード装置、ノード処理プログラム、及びコンテンツデータ保存方法を提供することを提供することである。 - 特許庁

To provide a cache controller that suppresses peak current, permits normal operation even for a configuration using power wiring of usual wiring width, prevents the chip size from becoming larger, lessens production costs and permits high speed operation and a computer system having the cache controller.例文帳に追加

ピーク電流を抑え、通常の配線幅の電源配線による構成の場合であっても正常に動作させることができ、チップサイズが大きくなるのを防止し、製造コストを低減するとともに高速動作を可能としたキャッシュコントローラおよび該キャッシュコントローラを備えたコンピュータシステムを提供すること。 - 特許庁

In the main frame host 100, a storage control processor 102 emulates an FBA disk device 150 and a disk cache 107 built in a main storage 103 as logical variable length storage devices for a processor 101 and emulates the device 150 and the cache 107 as logical fixed length storage devices for the open system host 160.例文帳に追加

メインフレームホスト１００において、記憶制御プロセッサ１０２は、FBAディスク装置１５０と主記憶１０３上に設けたディスクキャッシュ１０７を、プロセッサ１０１に対しては論理可変長記憶装置としてエミュレートし、オープン系ホスト１６０に対しては論理固定長記憶装置としてエミュレートする。 - 特許庁

Each of nodes decodes the control information and address information of an access request issued by a processor or I/O device, generates a cache coincidence control flag showing whether cache coincidence control is required or not, a node number to become the object of transfer and a unit number and adds them to the access request.例文帳に追加

各ノードは、プロセッサあるいはＩ／Ｏ装置が発行するアクセス要求の制御情報とアドレス情報をデコードし、キャッシュ一致制御が必要かどうかを示すキャッシュ一致制御フラグと転送の対象となるノード番号およびユニット番号を生成し、アクセス要求に付加する。 - 特許庁