「connected reference」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

Each of computer terminals 10a, 10b, 10c,... monitors whether non-input time, in which commands are not continuously inputted from a user to retrieve a data base after being connected to a host computer 20, reaches reference time or not.例文帳に追加

各コンピュータ端末１０ａ，１０ｂ，１０ｃ，・・・ は、ホストコンピュータ２０との接続がなされた後にユーザからデータベース検索のためのコマンドが継続して入力されない無入力時間が基準時間に達したか否かを監視する。 - 特許庁

To enable response to all machine models and remote control types by use of one type of remote controls by delivering remote control function information from a water heater body to a remote control connected thereto, and selecting necessary processing in the remote control in reference to the information.例文帳に追加

給湯器本体から接続されているリモコンへリモコン機能情報を渡し、リモコンにて情報を参照し、必要な処理を選択することにより１種類のリモコンにて全ての機種、リモコン種に対応することができる。 - 特許庁

The input shaft of the film carrier unit is arranged outside an output reference circle such as the pitch circle of a gear to shift in position from the output shaft of the photographic image reader, and both the shafts are connected by a power transmitting means.例文帳に追加

写真画像読取装置の出力軸に対して、フィルムキャリアユニットの入力軸を、歯車のピッチ円等の出力基準円の外側に配置し位置をずらして設け、両軸間を動力伝達手段で連結する。 - 特許庁

A processor array 20 includes a plurality of PEs 30 connected in a linear array form and calculates a difference absolute sum SAD as to a plurality of motion vector candidates in parallel on the basis of a present image D0 and a reference image D1a or the like.例文帳に追加

プロセッサアレイ２０は、１次元アレイ状に接続された複数のＰＥ３０を含み、現画像Ｄ０と参照画像Ｄ１ａなどに基づき、複数の動きベクトル候補について並列に差分絶対値和ＳＡＤを算出する。 - 特許庁

Thereby, by using only one resistor connected to a MOSFET of the peaking current source 2 wherein connection between a back gate and a gate is not performed in series, temperature dependence of the output reference voltage is balanced out.例文帳に追加

これにより、ピーキング電流源２のバックゲート・ゲート間接続がされていないＭＯＳＦＥＴに直列に接続した１つの抵抗のみを用いることによって、出力参照電圧の温度依存性を相殺させることができる。 - 特許庁

Switches used in the noise reduction circuit are connected to the reference voltage terminals, and therefore, the capacitors may be formed by intentionally expanding drain P-N junction region of the MOS transistors which realize the switches.例文帳に追加

また、該容量は該ノイズ低減回路で用いられているスイッチが該基準電圧端子に接続されるので、該スイッチを実現するＭＯＳトランジスタのドレインＰＮ接合面積を意識的に拡大することで容量を形成してもよい。 - 特許庁

The IV amplifiers IVA to IVD include operational amplifiers AmpA to AmpD and the plus input terminal are connected to supply points of reference voltage Vs via an input resistance Rs common to the IV amplifiers IVA to IVD.例文帳に追加

ＩＶアンプＩＶＡ〜ＩＶＤは演算増幅器ＡｍｐＡ〜ＡｍｐＤを備えており、その正入力端子は、ＩＶアンプＩＶＡ〜ＩＶＤに共通の入力抵抗Ｒｓを介して基準電圧Ｖｓの供給箇所に接続されている。 - 特許庁

In this reference circuit having a current mirror circuit 1 and a MOS peaking current source 2, a back gate of a MOSFET M1 on an output side of the MOS peaking current source 2 is connected to a gate side of the MOSFET M1.例文帳に追加

カレントミラー回路１と、ＭＯＳピーキング電流源２とを備えたリファレンス回路において、ＭＯＳピーキング電流源２の出力側のＭＯＳＦＥＴ Ｍ１のバックゲートを当該ＭＯＳＦＥＴ Ｍ１のゲート側に接続した。 - 特許庁

Both electrodes of a capacitor 40 and two fixed terminals of a variable resistor 42 acting as part of a low-pass filter are respectively connected between a connecting point of the resistors 38a, 38b and a ground terminal whose level is a reference level.例文帳に追加

抵抗器３８ａおよび３８ｂの接続点と基準電位となる接地端子との間には、ローパスフィルタの一部となるコンデンサ４０の両端および可変抵抗器４２の２つの固定端子が、それぞれ接続される。 - 特許庁

In such a case, support positions are calculated by taking the separation distance from both the opposite walls of the building to the supports into consideration so that a plurality of thread boards supported by the reference support are continuously connected to each other in a direction along the external walls of the building.例文帳に追加

この際、基準支柱に支持される複数の踏板を建物の外壁に沿う方向に間断なく接続できるように、建物の対向する両壁から支柱までの離れ距離を考慮して支柱位置を計算する。 - 特許庁

To provide an image forming apparatus which performs power-saving control depending on a status of use of a connected network, and which acquires and sets a reference value of a transition to a power-saving mode from a current network environment and the status of the use of the network.例文帳に追加

接続されたネットワークの利用状況に応じて節電制御を行い、現在のネットワーク環境およびネットワーク利用状況から節電モードへの移行基準値を取得して設定する画像形成装置を提供する。 - 特許庁

Also, the display terminal unit 1 is aligned so that a linear back identification mark 12 indicating the position of the long side of the display screen is linearly connected to a long-side reference line 108, namely the long side of the platen 101.例文帳に追加

また、表示画面の長辺の位置を示す直線状の背面識別マーク１２と、原稿台１０１の長辺である長辺基準線１０８とが直線状につながるように表示端末装置１の位置合わせを行う。 - 特許庁

Preferably, the current sensor 84 includes a sensor for measuring a current flowing in wiring connected to the power storage device, and a conversion part for converting an output from the sensor corresponding to the ratio between the capacity of the power storage device and the reference capacity.例文帳に追加

好ましくは、電流センサ８４は、蓄電装置に接続される配線に流れる電流を測定するセンサと、センサの出力を蓄電装置の容量と基準容量の比率に応じて変換する変換部とを含む。 - 特許庁

Between the base of the first switching transistor Q1 and the reference electric potential of the power supply, there is connected to a series circuit of a control transistor Q4 wherein the bias-impedance element R1 and the second switching transistor Q2 are complementarily operating.例文帳に追加

第１のスイッチングトランジスタＱ１のベースと電源装置の基準電位との間に、バイアス用のインピーダンス素子Ｒ１と第２のスイッチングトランジスタＱ２とは相補的な動作をする制御用トランジスタＱ４の直列回路を接続する。 - 特許庁

The first and second switches 11 and 12 are connected to a switching circuit 13, and either the first switch 11 or the second switch 12 is selected by the switching circuit 13 to feed power to the reference voltage circuit 4.例文帳に追加

これら第１、第２のスイッチ１１，１２は切替回路１３と接続され、この切替回路１３によって第１、第２のスイッチ１１，１２のいずれかを選択して、基準電圧回路４に電源を供給するように構成されている。 - 特許庁

The display apparatus includes: a plurality of pixel parts PX; a plurality of video signal lines X connected to the corresponding lines of pixel parts; and a signal line driving circuit that outputs a reference current and a gradation signal current to the video signal lines.例文帳に追加

表示装置は、複数の画素部ＰＸと、画素部の列毎に接続された複数の映像信号線Ｘと、映像信号線に基準電流および階調信号電流を出力する信号線駆動回路と、を有している。 - 特許庁

The reference voltage generating element 23 comprises MOSFETs 24, 25 having an identical configuration to that of MOSFETs 8, 9 being components of the inverter 7, and the MOSFETs 24, 25 are configured to be diode connection and connected in series.例文帳に追加

基準電圧発生素子２３は、インバータ７を構成するＭＯＳＦＥＴ８、９と同一のＭＯＳＦＥＴ２４、２５からなり、この各ＭＯＳＦＥＴ２４、２５をダイオード接続にするとともに、これらを直列に接続するようにした - 特許庁

To obtain a semiconductor storage device that improves the access time by making equal the change in the voltage level of a main bit line being connected to a sense amplifier to the same even if any cell is selected, and by increasing a margin for setting a reference voltage.例文帳に追加

センスアンプに接続される主ビット線の電圧レベルの変化をどのメモリセルを選択した場合にも同様とし、リファレンスの電圧設定のマージンを大きくすることで、アクセスタイムを向上させる半導体記憶装置を提供する。 - 特許庁

In this semiconductor device, portions of each layer to be originally nondense are provided with dummy patterns 4c, 4d, 14c, 14d, 24, and these dummy patterns are electrically connected to the reference wiring that is either of a power supply wiring 25 and a ground wiring 26.例文帳に追加

半導体装置は、各層の本来疎になる部分にはダミーパターン４ｃ，４ｄ，１４ｃ，１４ｄ，２４を備えており、これらのダミーパターンは、電源配線２５およびグランド配線２６のいずれか一方である基準配線と電気的に接続されている。 - 特許庁

A display control means 21 is connected to the 1st and 2nd driving circuits 4 and 5 by a common data bus 22 and outputs 1st and 2nd reference signals which do not synchronize with the 1st and 2nd driving circuits 4 and 5.例文帳に追加

表示制御手段２１は、第一，第二の駆動回路４，５に対して共通のデータバス２２によって接続されるとともに、第一，第二の駆動回路４，５に対して同期することのない第一，第二の基準信号を出力する。 - 特許庁

When a test target chain is selected from the plurality of first chains, a first reference voltage is applied to the first common electrode, a second reference voltage is applied to the second common electrode, the second reference voltage is also applied to a target selection electrode that is connected to the test target chain, and a current flowing in the target selection electrode is measured to obtain a resistance value of the test target chain.例文帳に追加

テスト対象チェーンが前記複数の第１チェーンの中から選ばれた場合に、前記第１共通電極には、第１基準電圧が印加され、前記第２共通電極には、第２基準電圧が印加され、前記複数の選択電極のうちで前記テスト対象チェーンに接続された対象選択電極には、前記第２基準電圧が印加され、前記対象選択電極を流れる電流値を測定することにより、前記テスト対象チェーンの抵抗値が求められる。 - 特許庁

When the data stored in the memory cell 212 is detected, the bit line pair connected to the sense amplifier 203 is precharged to a predetermined potential, and then one of the bit lines of the bit line pair is connected to the memory cell 212, and a potential of the other bit line is set to a reference potential by connection of the bit line to the potential generation part 25 to move charges.例文帳に追加

メモリセル２１２に記憶されるデータを検出するとき、センスアンプ２０３に接続されたビット線対は予め定めた電位にプリチャージされた後、ビット線対のいずれか一方のビット線がメモリセル２１２と接続される共に、他方のビット線の電位は、当該ビット線が電位生成部２５に接続されて電荷が移動しリファレンス電位となる。 - 特許庁

The control circuit is composed of a capacitor 30 connected between the control node and the reference node of the starting switches, a current source for charging the capacitor, and a voltage break-over switch 32 connected so as to receive the voltage of the capacitor, conducting a current when the voltage reaches a sufficient level and keeping the starting switches in a turned-off state.例文帳に追加

制御回路は、起動スイッチの制御ノード及び基準ノードの間に結合されるキャパシタ（３０）と、キャパシタを充電する電流源と、キャパシタの電圧を受取るように結合されていて、その電圧が十分なレベルに達したときに導電して、起動スイッチをターンオフの状態に保つ電圧ブレークオーバ・スイッチ（３２）で構成される。 - 特許庁

Each of lamps L1 and L2 is connected to an output terminal T3 of a semiconductor chip 110, each of wire harnesses W10 and W11 is connected to a power supply terminal T1, and the resistance value of each reference resistor Rr1 is adjusted, corresponding to the capacity of the load so that an FETQA for driving the lamp of each semiconductor chip 110.例文帳に追加

半導体チップ１１０の出力端子Ｔ３にそれぞれランプＬ１、Ｌ２を接続し、電源端子Ｔ１にワイヤハーネスＷ１０、Ｗ１１をそれぞれ接続し、各半導体チップ１１０のランプ駆動用ＦＥＴＱＡが導通・非導通を繰り返す条件を満たすように、かつ、負荷の容量に合わせて各基準抵抗Ｒｒ１の抵抗値を調整する。 - 特許庁

Then, one electrode of the detection switch 9 is connected to one output line out of the two output lines to which the high-voltage pulse is not applied, the other electrode is connected to a detection line for a bulb detection circuit 10, and whether or not a lamp is installed is determined by the relationship between the voltage of the detection line and a reference detecting voltage VDD.例文帳に追加

そして、検出スイッチ９の一方の電極を２本の出力線の内の上記高電圧パルスが印加されない方の出力線と接続し、他方の電極をバルブ検出回路１０への検出線と接続し、該検出線の電圧と基準の検出用電圧Ｖ_DDとの関係からランプ装着の有無を判別する。 - 特許庁

A voltage regulator comprises; an N-type depression MOS transistor TR1 having a drain connected to a positive electrode side of a power source, a source side connected to a stabilizing capacitance 3, and a gate applied with a constant reference voltage Vref; and an output terminal to connect a load circuit 4 between the source of the N-type depression MOS transistor TR1 and the stabilizing capacitance 3.例文帳に追加

ドレインが電源の正電極側に接続され、ソース側が安定化容量３に接続されるとともにゲートに一定の基準電圧Ｖｒｅｆが印加されるＮ型デプレッションＭＯＳトランジスタＴＲ１と、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のソースと安定化容量３との間に負荷回路４を接続するための出力端子とを有する。 - 特許庁

Alternatively, the acoustically coupled IDTs may include series IDTs which are connected by the phase-rotating element and are connected in series between the input and output terminals, and branch IDTs which are acoustically coupled with the series IDTs and are arranged on a transmission line branched to a reference potential from a transmission line between the input and output terminals.例文帳に追加

或いは、音響結合する前記ＩＤＴが、位相回転素子が接続されかつ入出力端子間に直列に接続された直列ＩＤＴと、この直列ＩＤＴと音響結合しかつ入出力端子間の伝送路から基準電位へ分岐する伝送路上に配される分岐ＩＤＴとを含むようにしても良い。 - 特許庁

A voltage regulator 100 is composed of a reference voltage generating circuit 10, an error amplifier circuit 12, an output transistor Q1, voltage-dividing resistances R1 and R2 serially connected with the output transistor Q1, an idle current control circuit 16 connected in parallel with those voltage- dividing resistances, and an outside control terminal 18 for controlling the idle current control circuit.例文帳に追加

ボルテージレギュレータ１００は、基準電圧発生回路１０、誤差増幅回路１２、出力トランジスタＱ１、出力トランジスタＱ１と直列に接続された分圧抵抗Ｒ１とＲ２、これらの分圧抵抗と並列に接続されたアイドル電流制御回路１６およびアイドル電流制御回路を制御する外部制御端子１８から構成されている。 - 特許庁

First ends of two ground lines 71, 72 are connected to a wiring set to a ground potential (reference potential) on a socket board 40 at a right and left positions opposite through a CRT socket 30 of the socket board 40, and second ends of the ground lines 71, 72 are connected mutually with a metal band 54 for mounting a convergence means 50.例文帳に追加

２本のグランド線７１および７２の一端を、ソケット基板４０のＣＲＴソケット３０を介して対向する左右位置において、ソケット基板４０上のグランド電位（基準電位）とされる配線に接続し、グランド線７１および７２の他端を、コンバージェンス手段５０の取り付け用の金属バンド５４によって互いに接続する。 - 特許庁

The incandescent lamp 12 and MOSFET14 are connected in series against a power supply, and a capacitor 164 is connected between a gate G of the MOSFET14 and the reference potential, and electric charge is made to be gradually accumulated in this capacitor 164, thereby the voltage level of the control signal supplied to the gate G is made to become gradually larger.例文帳に追加

電源に対し白熱ランプ１２とＭＯＳＦＥＴ１４とを直列接続すると共に、ＭＯＳＦＥＴ１４のゲートＧと基準電位間にコンデンサ１６４を接続し、このコンデンサ１６４に電荷が徐々に蓄積されるようにすることでゲートＧに供給される制御信号の電圧レベルが徐々に大きくなるようにする。 - 特許庁

In a RCMOS ESD protective circuit, an inverter whose output is connected to a gate of a protective transistor 5 running a surge of the power supply wiring 2 through reference voltage wiring 3 is connected between power supply wiring and third power supply wiring 7, in an inverter circuit 4 for transmitting an output of a detection circuit of RC configuration to the gate.例文帳に追加

ＲＣＭＯＳ型のＥＳＤ保護回路において、ＲＣ構成の検出回路の出力を、電源配線２のサージを基準電圧配線３に流す保護用トランジスタ５のゲートに伝達するインバータ回路４内で、出力が上記ゲートに接続されたインバータを、電源配線と第３の電源線７との間に接続している。 - 特許庁

An inverting amplifier circuit is configured by connecting a feedback resistor 13 in parallel across an inverter 11, a crystal vibrator 14 is connected between input and output terminals of the inverting amplifier circuit, and oscillation capacitors 15, 16 are connected to the inverting amplifier circuit to provide a fixed load capacitance between a reference level and an oscillation circuit configured thereby.例文帳に追加

インバータ１１の両端に並列に接続された帰還抵抗１３により反転増幅回路を構成し、この反転増幅回路の入出力端に水晶振動子１４が接続されており、これにより構成される発振回路と基準電位の間に固定の負荷容量を与えるために、発振用のコンデンサ１５，１６が接続されている。 - 特許庁

In this display device, all pixel transistors connected on a selected signal line X are not simultaneously driven with the same timing in one horizontal scanning period, but, pixel transistors connected on all signal lines Xs are driven with both polarities while making a prescribed potential as a reference with the same timing in one horizontal scanning period at least in four vertical scanning periods.例文帳に追加

選択された信号線Ｘ上に接続されたすべての画素トランジスタを１水平走査期間内の同一タイミングに同時に駆動することなく、少なくとも４垂直走査期間内において、すべての信号線Ｘ上に接続された画素トランジスタを１水平走査期間内の同一タイミングに所定の電位を基準として両極性で駆動する。 - 特許庁

In an active matrix system liquid crystal panel 31 of an opposed signal lines structure, pixels are arrayed in a matrix form, and in each row, pixel electrodes 33 of the pixels for one row are connected with one reference line 39 via individual active three-terminal elements 36, and in each column, counter electrodes for one column are connected with one signal line.例文帳に追加

対向信号線構造のアクティブマトリクス方式の液晶表示パネル３１において、画素が行列状に配置され、行毎に１行分の画素の画素電極３３が能動三端子素子３６を個別に介して１本の基準線３９に接続され、列毎に１列分の画素の対向電極が１本の信号線に接続される。 - 特許庁

Such a face extraction processing 20 is performed that a following processing from the reference position of the designated side components of a butting face in a prescribed direction, and when an operator designates a side to connected, an extension line is extended from the side in the middle of the following processing to the side to be connected.例文帳に追加

面抽出処理２０が突き合わせ面の指定された辺成分の基準位置から所定方向でなぞって行き、オペレータが接続する辺を指定したとき、なぞり途中の辺から接続する辺まで延長線をのばして行くような処理を初めの指定辺の基準位置まで行って閉ループを検出し、これを突き合わせ面として認識する。 - 特許庁

In this Web server 3 connected to the basic system 1 via a network 5 and directly or indirectly connected to a terminal 4, when reference requirement to the data is imparted from the terminal 4, the master data are acquired from the basic system 1, and a character code constituting the acquired master data is converted into a character code capable of being read in the terminal 4.例文帳に追加

ネットワーク５を介して、基幹システム１に接続されると共に、端末４に直接または間接的に接続されたウェブサーバ３において、端末４よりデータの参照要求が与えられた際に、基幹システム１からマスタデータを取得し、取得したマスタデータを構成する文字コードを、端末４にて読み取り可能な文字コードに変換する。 - 特許庁

This comparator is provided with a PMOS transistor 21, parallel connected to both NMOS transistors 11 and 13 and a PMOS transistor 22 connected in parallel to both NMOS transistors 12 and 13 and the levels of a compare signal VIN+ and a reference signal VIN- are decided by making an offset current iα flow to the PMOS transistors 21 and 22.例文帳に追加

ＮＭＯＳトランジスタ１１，１３の双方に対し並列に接続されたＰＭＯＳトランジスタ２１と、ＮＭＯＳトランジスタ１２，１３の双方に対し並列に接続されたＰＭＯＳトランジスタ２２とを備え、ＰＭＯＳトランジスタ２１，２２にオフセット電流ｉαを流して比較信号Ｖ_IN+および参照信号Ｖ_IN-のレベルの大小を判定する。 - 特許庁

The semiconductor circuit comprises a terminal VCC 2 connected to a VDD output of an upper semiconductor circuit 20, a terminal VCC 1 directly connected to a power line 13 and an IO circuit 32 on the high potential side to which power voltage VCC 2 is supplied from the terminal VCC 2 and reference voltage VCC 1 is supplied from the terminal VCC 1.例文帳に追加

上位の半導体回路２０のＶＤＤ出力に接続される端子ＶＣＣ２と、電源線１３に直接接続される端子ＶＣＣ１と、を備えており、高電位側のＩＯ回路３２には、端子ＶＣＣ２から電源電圧ＶＣＣ２が供給されると共に、端子ＶＣＣ１から基準電圧ＶＣＣ１が供給される。 - 特許庁

Each unit circuit U includes an electro-optical element 35 driven in accordance with a driving current Sdr, an inverter 34 which outputs the driving current Sdr for a time length according to a potential Va at an input end T, and a capacitive element which has a first electrode E1 connected to the input end T and has a second electrode E2 connected to the reference signal line 17.例文帳に追加

単位回路Ｕは、駆動電流Ｓdrに応じて駆動される電気光学素子３５と、入力端Ｔの電位Ｖaに応じた時間長にわたって駆動電流Ｓdrを出力するインバータ３４と、入力端Ｔに接続された第１電極Ｅ1と基準信号線１７に接続された第２電極Ｅ2とを有する容量素子とを含む。 - 特許庁

In this low-voltage operation constant voltage circuit having a band gap reference voltage circuit configured such that a positive temperature coefficient of voltage appearing in a resistor and a negative temperature coefficient of voltage between a base and an emitter of a diode-connected bipolar transistor are counteracted, the resistor and the diode-connected bipolar transistor are separated into a resistor series circuit with the diode-connected bipolar transistor and a diode series circuit with the resistor.例文帳に追加

抵抗に表れる電圧の正の温度係数とダイオード接続されたバイポーラトランジスタのベースエミッタ間電圧の負の温度係数とを打ち消すように構成されたバンドギャップ基準電圧回路を備えた低電圧動作定電圧回路において、前記抵抗と前記ダイオード接続されたバイポーラトランジスタとが、前記ダイオード接続されたバイポーラトランジスタとの抵抗直列回路と、前記抵抗とのダイオード直列回路とに分離する。 - 特許庁

The authentication server 5 is provided with: a VLAN number table 15 for managing the cross-reference between the virtual network identifier (VLAN-ID) and the number of connected user terminals by each group identifier (VLAN number); and a VLAN-ID stack 16 for pooling unused virtual network identifiers.例文帳に追加

認証サーバ５に、グループ識別子（ＶＬＡＮ番号）に対して仮想網識別子（ＶＬＡＮ−ＩＤ）と接続ユーザ端末数の対応関係を管理するＶＬＡＮ番号テーブル１５と、未使用の仮想網識別子をプールするＶＬＡＮ−ＩＤスタック１６とを備える。 - 特許庁

For example, a junction (Va) of the output terminal of a constant current circuit 12a in a reference voltage circuit 11a and the emitter of a bipolar transistor 13a grounding the base and the collector is connected to the non-inverted input terminal of an operational amplifier 21.例文帳に追加

たとえば、基準電圧回路１１ａにおける定電流回路１２ａの出力端と、ベースとコレクタとが接地されているバイポーラトランジスタ１３ａのエミッタとの接続点（Ｖａ）を、オペアンプ２１の非反転入力端子に接続する。 - 特許庁

In a first detection circuit 14, a first input end is connected to the partial pressure circuit VD to detect a first monitor voltage VMON based on a reference voltage VREF supplied to a second input end and control an operation of the first booster circuit 11.例文帳に追加

第１の検知回路１４は、第１の入力端が分圧回路に接続され、第２の入力端に供給される基準電圧ＶＲＥＦに基づき第１のモニタ電圧ＶＭＯＮを検出し、第１の昇圧回路１１の動作を制御する。 - 特許庁

The calendar comprises a structure in which many sheets 110 are rotatably connected by a connecting ring 210 and a folding sheet 120 of a folding type structure is extended and formed with a folding part 150 formed at the end of the upper end edge of its sheet as a reference.例文帳に追加

多数枚のシート１１０が連結リング２１０によって回転可能に連結され、そのシートの上端縁端部に形成された折畳部１５０を基準として折り畳み式構造の折畳紙１２０が延長形成された構造を有する。 - 特許庁

A noninverting input terminal of the comparator 25 is connected to a connection node of the current source 21 and the capacitor 22, the reference voltage Vref is applied to an inverting input terminal of the comparator 25, and an output signal of the comparator 25 is supplied to the switching element.例文帳に追加

比較器２５の非反転入力端子は電流源２１とキャパシタ２２の接続ノードが接続され、比較器２５の反転入力端子には基準電圧Ｖrefが印加され、比較器２５の出力信号がスイッチング素子に供給される。 - 特許庁