「core data」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The read-out control circuit supplies a read-out signal for reading out data from a memory cell MC to at least one memory core to which a refresh signal is not supplied, and operates a memory core as a read-out core.例文帳に追加

読み出し制御回路は、メモリセルMCからデータを読み出すための読み出し信号を、リフレッシュ信号が供給されないメモリコアの少なくとも１つに供給し、メモリコアを読み出しコアとして動作させる。 - 特許庁

To make it possible to access all areas by using register relative access when there are multiple data areas such as a data area for each core and a shared data area shared between cores in an asymmetric multi-core processor.例文帳に追加

非対称マルチコア・プロセッサのようにコア毎のデータ領域とコア間で共有する共有データ領域等の複数のデータ領域がある場合に、全ての領域に対してレジスタ相対アクセスを使用してアクセスできるようにする。 - 特許庁

To provide a flash memory having plural cores being assembly of a block being a unit of data erasion, and in which data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

To provide a flash memory having a plurality of cores being assembly of a block being a unit of data erasion, and in which a data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

Referring to the data, designers or engineers correct the test core loading pattern, carry out simulations and draw up a derived core loading pattern design to ultimately complete them as an acceptable core loading pattern design of the core.例文帳に追加

設計担当者又は技術者はそのデータを見て、試験用炉心ローディングパターンを修正し、シミュレーションを実行して、炉心の受け入れ可能炉心ローディングパターンデザインとして最終的に完成するために、派生炉心ローディングパターンデザインを作成する。 - 特許庁

The core 1 and core 2 are allowed to concentrate on the image data origination of the job 2 which is new next to the job 1 in receiving sequence and unclear about whether paper can be fed.例文帳に追加

受け付け順がジョブ１の次に新しく、給紙不可か判明していないジョブ２の画像データ作成にコア１とコア２を集中させる。 - 特許庁

The coating color or printed Arabic numeral on the core wire surface is photographed as an object together with the core wire numbers and is subjected to image processing for conversion into electronic data.例文帳に追加

この芯線番号と一緒に芯線表面の被覆色又は印字された算用数字を被写体として撮影し、画像処理し、電子データ化する。 - 特許庁

In processing 415, the cross snoop by the LLC to the proper core or processor makes the requested data return from the core or processor to a request agent.例文帳に追加

処理４１５で、適切なコア又はプロセッサへのLLCによるクロス・スヌープによって、要求されたデータがコア又はプロセッサから、要求エージェントに戻される。 - 特許庁

To operate a data collation part with hardware, to reduce the control burden of a CPU core, to effectively use the CPU core and to miniaturize a device.例文帳に追加

データ照合部の動作をハードウェアで行ないＣＰＵコアの制御負担を軽減してＣＰＵコアを有効活用すると共に、装置の小型化を図ることにある。 - 特許庁

Moreover, a ratio of the specific permeability of the data core 20 to that of the power core 16 is preferably set lower than 1/10.例文帳に追加

さらに、データ用コア２０の比透磁率の、電力用コア１６の比透磁率に対する比が、１０分の１未満になるように設定することが望ましい。 - 特許庁

The phase locked loop circuit or another phase locked loop circuit generates a core clock signal for the registered transfer of the core data streams to the channel circuits.例文帳に追加

位相ロック・ループ回路、または他の位相ロック・ループ回路は、コア・データ・ストリームのレジスタード送信のためにコア・クロック信号をチャネル回路に発生させる。 - 特許庁

As for each data, one core data 17 whose data update is possible are arranged in a network, and only readable reproduction data 27, 37 and 47 are arranged so as to be distributed in the network so that the availability of the data can be improved while the consistency of the data is held.例文帳に追加

各データについて、ネットワーク内にデータの更新が可能なコアデータ１７を一つ配置し、読み出しのみが可能な複製データ２７、３７、４７を複数分散配置することにより、データの一貫性を保持しつつデータの可用性を高める。 - 特許庁

As a result, the conflict of the read data on a data bus does not occur even if variation in operating speed of each core chip exists.例文帳に追加

これにより、各コアチップの動作速度にばらつきが存在する場合であってもデータバス上でリードデータの競合が生じることがない。 - 特許庁

To provide a device, program, and device for medical image processing capable of automatically extracting point row data of the line core of all volume data on a time axis.例文帳に追加

時間軸上の全ボリュームデータの芯線の点列データを自動抽出できる医用画像処理方法、プログラム、装置を提供する。 - 特許庁

An AND circuit 106 outputs a data break signal to the CPU core 101 on the basis of the cache hit signal of the data cache 102 to make the CPU core 101 execute a break.例文帳に追加

また、ＡＮＤ回路１０６は、比較器１０４の一致判定信号と、データキャッシュ１０２のキャッシュヒット信号とに基づいてＣＰＵコア１０１にデータブレーク信号を出力し、ブレークを実行させる。 - 特許庁

Header data included in framed data, based on a communication signal received from the interface part 12 is sent to the core part 13, and the core part 13 performs header processing of comparing the header data with history data in a history database and adding a flag according with a comparison result to the header data, and the header data after the header processing is sent back to the interface part 12.例文帳に追加

インターフェース部１２から受信された通信信号に基づくフレーム化データに含まれたヘッダデータがコア部１３に送出され、コア部１３において、ヘッダデータと履歴データベースの履歴データとが比較され、その結果に応じたフラッグがヘッダデータに付されるヘッダ処理が行われて、ヘッダ処理済のヘッダデータがインターフェース部１２に送り返される。 - 特許庁

When a data request for data for interruption to be used by interruption processing is transmitted from a CPU core 10 as a CPU due to the occurrence of interruption, the data for interruption corresponding to the data request are read from the cache memory, and transmitted via a CPU interface 22 to the CPU core 10.例文帳に追加

割り込みの発生によりＣＰＵとしてのＣＰＵコア１０から割り込み処理で用いる割り込み用データのデータ要求が送信された場合に、そのデータ要求に対応する割り込み用データを前記キャッシュメモリから読み出してＣＰＵインタフェース２２を介してＣＰＵコア１０に送信する。 - 特許庁

A creation method for data for nuclear instrumentation calibration of inside and outside of reactor analyzes the most probable core state at the present time with a core tracking analysis using input conditions of measured reactor data, and calculates neutron flux distribution by analyzing the core state in the reactor.例文帳に追加

この炉内外核計装校正用データの作成方法は、まず、原子炉の測定データを入力条件として、炉心追跡解析により現時点における最確の炉心状態を解析し、前記原子炉の炉心の状態を解析して中性子束分布を求める。 - 特許庁

The communication system is provided with data communication paths, consisting of a data communication path 14 that interconnects the data communication terminal 11 and the data communication adaptor 13 and of a 16-core cable 15 that interconnects the data communication adaptor 13 and a mobile phone 12.例文帳に追加

データ通信端末１１からデータ通信経路１４を経てデータ通信アダプタ１３に接続し、データ通信アダプタ１３から１６芯のケーブル１５を介して携帯電話機１２に接続するデータ通信経路を設ける。 - 特許庁

A data area of the RAM is separated into an ORB area and a stream area for the SBP-2 core.例文帳に追加

ＲＡＭのデータ領域が、ＯＲＢ領域と、ＳＢＰ-2コア用のストリーム領域に分離されている。 - 特許庁

A sub-CPU 200 for monitoring transmits example data to a CPU core 110 on a main CPU 100.例文帳に追加

監視用サブＣＰＵ２００は、メインＣＰＵ１００上のＣＰＵコア１１０に例題データを送信する。 - 特許庁

To correctly capture a plurality of read data output from a plurality of core chips in an interface chip.例文帳に追加

複数のコアチップからそれぞれ出力される複数のリードデータをインターフェースチップにおいて正しく取り込む。 - 特許庁

To shorten latency until a core acquires data in cache mistake without increasing the circuit scale.例文帳に追加

回路規模を増大させることなく、キャッシュミス時にコアがデータを取得するまでのレイテンシを短縮すること。 - 特許庁

The dedicated processor core 1' and the data memory 5b constitute an integrated circuit 10c integrated in one chip.例文帳に追加

専用プロセッサコア１′とデータメモリ５ｂとは１チップに集積された集積回路１０ｃを構成する。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁

To provide a nonvolatile semiconductor memory device which has a plurality of cores which form an aggregate of blocks being a unit of data erasure, and enables the simultaneous implementation of data writing or erasure operation at an optional core and data reading operation at the other optional core.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

In the cross sectional shape of an optical fiber cable, spare core cables arranged in a plurality of directions are determined and optical loss waveform of each spare core cable is measured with a core cable measurement device to stored in a measured waveform data file 112.例文帳に追加

光ファイバーケーブルの断面形状で、複数方向に配置された予備心線を定め、心線測定装置により各予備心線の光損失波形を測定し、測定波形データファイル１１２に格納する。 - 特許庁

When the dynamic reference cell is provided on the same word line with a core cell, the constant current source applied to a core cell data line operates during program verification, so that the difference of current is provided between the core cell and the dynamic reference cell.例文帳に追加

ダイナミックリファレンスセルが、コアセルと供に同一ワードライン上に設けられる場合には、コアセルデータラインに加えられる定電流源がプログラムベリファイ中に動作し、コアセル及びダイナミックリファレンスセル間に電流差を与える。 - 特許庁

After the CPU core 110 is normally determined by the sub-CPU for monitoring, the example data are successively transmitted to each CPU core on the main CPU 100 by an example setting part 113 of the CPU core 110.例文帳に追加

監視用サブＣＰＵによりＣＰＵコア１１０を正常判定した後、ＣＰＵコア１１０の例題出題部１１３よりメインＣＰＵ１００上の各ＣＰＵコアに例題データが順次送信される。 - 特許庁

The source side detecting circuit is provided with a constant current source connected for obtaining a core cell current, and a cascade circuit connected to the constant current source and converting a core cell current to output voltage indicating core cell data.例文帳に追加

ソース側検出回路は、コアセル電流を取得するため接続された定電流源と、定電流源に接続され、コアセル電流を、コアセルデータを表わす出力電圧に変換するカスコード回路と、を具備する。 - 特許庁

Thereafter, a favorable data of the NC program locus is provided from the machining shape locus, the position of the center of gravity of the core and the data of the approaching route (S9).例文帳に追加

そして、加工形状軌跡と中子の重心の位置とアプローチ経路のデータから好適なＮＣプログラム軌跡のデータを得る（Ｓ９）。 - 特許庁

In this case, the core data 17 are not arranged at any fixed location but dynamically moved according to the use conditions of the data or the condition of the network.例文帳に追加

コアデータ１７は決まった場所に配置するのではなく、データの利用状況やネットワークの状況に応じて動的に移動させる。 - 特許庁

An example arithmetic part 115 on the CPU core 110 performs an arithmetic operation to the example data, and transmits answer data to a sub-CPU 200.例文帳に追加

ＣＰＵコア１１０上の例題演算部１１５が例題データに対する演算を行い、回答データをサブＣＰＵ２００に送信する。 - 特許庁

The system includes an integrated circuit device including a memory core, a shared data bus, and a plurality of first tier buffers for receiving data from a memory.例文帳に追加

該システムは、メモリ・コア、共用データ・バス、およびメモリからデータを受信する複数の第一ティア・バッファを包含する集積回路デバイスを含む。 - 特許庁

The IP sec device 2 sets a number 104 of its own core for processing and the number 102 of the core for processing of the IPsec device 1 included in the first IKE data in the second IKE data, and transmits them.例文帳に追加

ＩＰｓｅｃ装置２は二番目のＩＫＥデータに自身の処理用コアの番号１０４と一番目のＩＫＥデータに含まれたＩＰｓｅｃ装置１の処理用コアの番号１０２を設定して送信する。 - 特許庁

The CPU core, peripheral circuit and system bus are stored in a PROM 3 as logic data, and based on these logic data, an FPGA 2 is functioned as a CPU core 5, peripheral circuits 6 and 7 and system bus 8.例文帳に追加

ＣＰＵコア、その周辺回路及びシステムバスはロジックデータとしてＰＲＯＭ３に記憶され、このロジックデータに基づいてＦＰＧＡ２がＣＰＵコア５、周辺回路６，７及びシステムバス８として機能するように構成する。 - 特許庁

The test data compression method comprises a step for acquiring equivalent core of plural cores in the System-on Chip circuit, and a step for applying reseeding of linear feedback shift register (LFSR) for test data compression of the equivalent core.例文帳に追加

データ圧縮方法は、システムオンチップ回路内の複数のコアの等価コアを取得するステップと、線形フィードバックシフトレジスタ（ＬＦＳＲ）の再シード（reseeding）を等価コアの試験データの圧縮に適用するステップと、を有する。 - 特許庁

To periodically test performance of cores in a many-core processor during the lifetime of the many-core processor, and use the obtained test data to improve performance for applications.例文帳に追加

多コア・プロセッサの寿命の間に、多コア・プロセッサ中のコアのパフォーマンスを定期的に試験し、得られた試験データを、アプリケーションのパフォーマンスを改善するするために使う。 - 特許庁

To provide a road estimation device that can properly estimate a link corresponding to a road indicated by core points in divided regions of map data based on delivered information on core points.例文帳に追加

配信されるコアポイントの情報から、地図データの分割領域においてコアポイントが示す道路に該当するリンクを適切に推定可能な道路推定装置を提供する。 - 特許庁

The IPsec device 1 sets the number 102 of its own core for processing and the number 104 of the core for processing of the IPsec device 2 in the third IKE data.例文帳に追加

ＩＰｓｅｃ装置１は三番目のＩＫＥデータに自身の処理コアの番号１０２とＩＰｓｅｃ装置２の処理用コアの番号１０４を設定し送信する。 - 特許庁

To provide a multi-core system and a gateway device for a vehicle for protecting data between zones in a multi-core system for varying the number of CPU cores in each zone.例文帳に追加

ゾーン毎のＣＰＵコア数を可変なマルチコアプロセッサシステムであって、ゾーン間のデータ保護を向上させたマルチコアシステム及び車両用ゲートウェイ装置を提供すること。 - 特許庁

To provide a road estimation device capable of suitably selecting a core point to be a processed in a divided area of map data from distributed core point information.例文帳に追加

配信されるコアポイントの情報から、地図データの分割領域に対し、処理対象とするコアポイントを適切に選択可能な道路推定装置を提供する。 - 特許庁

To provide a system confirming that tags or tubes, on which two-dimensional codes indicating core wire numbers on core wires of multi-core cables are printed, are attached correctly, by matching with design data, and further can confirm that the connecting work is performed to a terminal block according to the design data, and to provide an auxiliary device for the system.例文帳に追加

多芯ケーブルの芯線に芯線番号を表示する２次元コードが印字されたタグ、又はチューブを正しく取付けたことを、設計データと突合せ確認し、更に端子台に設計のデータ通りに結線作業が行われた事を確認が出来るシステムとその補助装置を提供する。 - 特許庁

The compression core 5 executes compression processing to the image data by encoding them and sends out the encoded data to the final code detector 6 after adding a termination code when the image data to be processed become band termination data.例文帳に追加

圧縮コア５は、画像データを符号化して圧縮処理するとともに、処理する画像データがバンド終端のデータとなるときに、終端符号を付加して符号化データを最終符号検知部６へ送出する。 - 特許庁

A ROM 2 selects read original data DTR directly obtained from the memory core 22 by a data selection part 213 and the fixed value FXVL, and outputs them as read data DTC.例文帳に追加

ＲＯＭ２は、データ選定部２１３によってメモリコア２２から直接に得られた読み出し原データＤＴＲと固定値ＦＸＶＬとを選択して、読み出しデータＤＴＣとして出力する。 - 特許庁