「data bits」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Here, when the number of bits of the generated frame is less than the desired number X of bits, a difference encoder outputs difference encoded data based upon the current bit allocation to a bit stream generation section (refer step S30d).例文帳に追加

ここで、生成フレームのビット数が所望のビット数Ｘ以下である場合は、差分符号化器は、そのときのビット割当に基づく差分符号化データをビットストリーム生成部に出力する（ステップＳ３０ｄ参照）。 - 特許庁

To solve the problem that when a pack-bits processing for unpacking by each one color is applied in a system that processes pack-bits by each one block having data of a plurality of colors, an interruption is generated by each one color so that the efficiency of the system is lowered.例文帳に追加

一色単位でアンパックするパックビッツ処理を、複数色のデータをまとめた1ブロック単位でパックビッツを処理するシステムに採用すると、一色ごとに割り込みが発生し、非常に効率が悪いシステムになる。 - 特許庁

In an OS(operating system) to supply font data to a printer driver, control point coordinates of an outline font are managed by a source format 10 in a fixed decimal point form of an integer part with 16 bits and a decimal part with 16 bits.例文帳に追加

プリンタドライバにフォントデータを供給するＯＳ（オペレーティングシステム）は、アウトラインフォントの制御点座標を整数部１６ビット小数部１６ビットの固定小数点形式のソースフォーマット１０で管理している。 - 特許庁

Low-order 12-bits of 24-bit sample data of signals (L+C), (R+C), S1, Sr are masked and high-order 12 bits are stored in delay memories 2(L+C), 2(R+C), 2S1 and 2Sr respectively.例文帳に追加

信号（Ｌ＋Ｃ）、（Ｒ＋Ｃ）、Ｓｌ、Ｓｒの２４ビットサンプルデータの下位１２ビットがマスクされて上位１２ビットがそれぞれ、遅延メモリ２（Ｌ＋Ｃ）、遅延メモリ２（Ｒ＋Ｃ）、遅延メモリ２Ｓｌ、遅延メモリ２Ｓｒに格納される。 - 特許庁

In an external compressing device 2, for example, a compression rate is calculated by dividing the maximum value of the absolute value of original data in a 32 bit floating point system by the maximum value of the absolute value of an integer value whose bits are smaller than 32 bits.例文帳に追加

外部圧縮装置２で例えば３２ビット浮動小数点方式の元データの絶対値の最大値を３２ビットより小さいビットの整数値の絶対値の最大値で割って圧縮率を求める。 - 特許庁

A logarithmic conversion low-order bit string generation means calculates a bit string of the prescribed number q of bits positioned lower than the bit position S among respective bits of the inputted data B and defines the bit string as a logarithmic conversion low-order bit string D_LOW.例文帳に追加

対数変換下位ビット列生成手段が、入力データＢの各ビットのうち、ビット位置Ｓより下位に位置する所定ビット数ｑのビット列を求め、対数変換下位ビット列Ｄ_ＬＯＷとする。 - 特許庁

Reference bit inserting devices 5-4 and 5-5 insert a plurality of known reference bits into the information bit sequence so that the reference bits may be dispersed in the information bit sequence, thereby generating data after reference bit insertion.例文帳に追加

参照ビット挿入器５−４および５−５は、参照ビットが情報ビット系列中で分散するように、既知の複数の参照ビットを情報ビット系列に挿入して参照ビット挿入後データを生成する。 - 特許庁

At the reproduction side, at the time of performing the logical operation of the fixed pattern bits and the prescribed unit specific bits of the picture original data, when the preliminarily decided specific value is set, it is judged as the position where the electronic watermark information is embedded.例文帳に追加

再生側では、固定のパターンビットと画像原データの所定単位の特定のビットを論理演算したときに、予め定めた特定の値になるとき、電子透かし情報が埋め込まれている位置として特定する。 - 特許庁

When detecting rising of a clock signal output from an oscillation circuit 101h, a 16-bit random number updating circuit 101s shifts 16-bit data in a shift register by 1, and calculates exclusive disjunction from data of most significant bits, and feeds back the exclusive disjunction data to least significant bits.例文帳に追加

１６ビット乱数更新回路１０１ｓは、発振回路１０１ｈから出力されるクロック信号の立ち上がりを検出すると、シフトレジスタにある１６ビットのデータを１ずつシフトさせるとともに、複数の上位ビットにあるデータから排他的論理和を演算し、排他的論理和のデータを下位ビットにフィードバックさせる。 - 特許庁

A memory system is provided with a code processing circuit 100 for performing the redundancy code processing of write-in object data Din, and for generating data RDin so that the number of bits as a prescribed value can be turned to be equal to or less than the number of all bits and a memory 120 in which the data RDin generated by the code processing circuit are written.例文帳に追加

書き込み対象のデータＤｉｎの冗長化符号処理を行い、所定値をとるビットの個数が全ビット数の半分以下となるデータＲＤｉｎを生成する符号処理回路１００と、前記符号処理回路により生成されるデータＲＤｉｎが書き込まれるメモリ１２０と、を備える。 - 特許庁

The method includes detecting two successive differently valued bits in the data signal, determining whether transition in the incoming data signal between those bits occurs relatively late or relatively early, and increasing the equalization of the incoming data signal if it is relatively late.例文帳に追加

該方法は、該データ信号の中の２つの連続する異なる値を有するビットを検出することと、該２つのビット間の該着信データ信号における遷移が、比較的遅いか、あるいは比較的早いかを決定することと、該遷移が、比較的遅い場合、該着信データ信号の該等化を増加させることとを包含する。 - 特許庁

The method includes steps for: detecting bits having two consecutive different values out of the data signal; determining whether transition in the incoming data signal between the two bits is relatively low in speed or relatively high in speed; and increasing the equalization of the incoming data signal when the transition is relatively low in speed.例文帳に追加

該方法は、該データ信号の中の２つの連続する異なる値を有するビットを検出することと、該２つのビット間の該着信データ信号における遷移が、比較的遅いか、あるいは比較的早いかを決定することと、該遷移が、比較的遅い場合、該着信データ信号の該等化を増加させることとを包含する。 - 特許庁

A reception control part 23 determines the number of data bits by which a bit synchronization pattern arranged at the head of data demodulated by a demodulation control part 24 matches to a synchronization pattern which itself holds, and when the matched data is less than the prescribed number of bits, outputs a reset signal to a radio demodulation part 22.例文帳に追加

受信制御部２３は、復調制御部２４によって復調されたデータの冒頭に配置されているビット同期パターンと自身が保持している同期パターンとが一致するデータビット数を判定し、その一致データが所定ビット数未満であった場合はリセット信号を無線復調部２２に出力する。 - 特許庁

Encoding is performed by corresponding binary progression of a plurality of bits recorded as hologram to a luminance level of pixels for the data in which luminance of pixels for reference of the plurality of bits is made reference using a two dimensional image including a plurality of pixels for reference of which the luminance are different and pixels for data expressing data in accordance with luminance.例文帳に追加

輝度の異なる複数の参照用画素と、輝度に応じてデータを表すデータ用画素と、を含む二次元画像を用い、ホログラムとして記録する複数ビットの２進数列を、前記複数の参照用画素の輝度を基準とする前記データ用画素の輝度レベルに対応付けて符号化する。 - 特許庁

A first method comprises steps of: successively reading bits defining a data set from different parts of the disk; continuously error correcting the bits to validate at least a part of the data set read from the disk; and terminating reading upon successful validation of the data set by the error correcting step.例文帳に追加

第１の方法は、ディスクの異なる部分から、データ・セットを形成するビットを連続的に読み出すステップと、ビットを連続的に誤り訂正して、ディスクから読み出されるデータの少なくとも一部を確認するステップと、誤り訂正ステップによってデータ・セットの確認に成功すると読出しを終了するステップとから成る。 - 特許庁

In the case of the LCD of a dot matrix type of 48×16, the timing generation circuit 70 A is actuated as a counter of four bits by holding the set signal X 2 and X 4 at "H", and the display data of 96 bits outputted from the display data group 20 is divided by a data selection circuit 30 A and is applied to the LCD.例文帳に追加

４８×１６のドットマトリックス型のＬＣＤの場合、設定信号Ｘ２を“Ｈ”にして、タイミング生成回路７０Ａを４ビットのカウンタとして動作させ、表示レジスタ群２０から出力される９６ビットの表示データをデータ選択回路３０Ａで２分割してＬＣＤに与える。 - 特許庁

When detecting rising of a clock signal output from an oscillation circuit 101h, a 16-bit random number updating circuit 101s shifts 16-bit data in a shift register by 1, calculates exclusive disjunction from data of most significant bits, and feeds back the exclusive disjunction data to least significant bits.例文帳に追加

１６ビット乱数更新回路１０１ｓは、発振回路１０１ｈから出力されるクロック信号の立ち上がりを検出すると、シフトレジスタにある１６ビットのデータを１ずつシフトさせるとともに、複数の上位ビットにあるデータから排他的論理和を演算し、排他的論理和のデータを下位ビットにフィードバックさせる。 - 特許庁

During the processing period of a rotation processing part 20 and a computing element 4 in a period 4', a data for 32-bits preceding one cycle is read from the input data part 11 and stored in a register R1 beforehand, and also an input data for 32-bits preceding one cycle is taken out from the number of settings part 13 and stored in a register R2.例文帳に追加

期間４′のローテーション処理部２０と演算器４とによる処理の期間に、予め入力データ部１１から１サイクル先行した３２ビット分のデータを読み出してレジスタＲ１に保管し、かつ設定数部１３から１サイクル先行した３２ビット分の入力データを取り出してレジスタＲ２に保管する。 - 特許庁

One of AND gates 23 to 26 is selected with the data DS and lower two bits of a CPU address, and the output turns to 1.例文帳に追加

このデータＤＳおよびＣＰＵアドレスの下位２ビットによってアンドゲート２３〜２６の内の１つが選択され、その出力が”１”となる。 - 特許庁

An A/D converter 12 generates parallel digital data by encoding an analog signal inputted to an input terminal 11b into n bits.例文帳に追加

Ａ／Ｄ変換部１２は、入力端子１１ｂに入力されるアナログ信号をｎビットに符号化してパラレルディジタルデータを生成する。 - 特許庁

A comparator 54 compares 3 bits data CLKREG[2:0] outputted from a register 28 with a fixed value, an output CGEN becomes zero during the CLKREG is equal to or lower than the fixed value.例文帳に追加

比較器54はレジスタ28から出力される３ビットのデータCLKREG[2:0]を固定値と比較し、出力CGENはCLKREGが固定値以下の間0となる。 - 特許庁

In the JPEG2000, coefficient data after wavelet transform is divided into code blocks, and bits in each block are encoded by three paths.例文帳に追加

ＪＰＥＧ２０００ではウェーブレット変換後の係数データをコードブロックに分割し、各ブロック内のビットを３つのパスにより符号化している。 - 特許庁

The rewritable area is configured such that the N bits constituting the access unit include both the actual data and the error detection code.例文帳に追加

書き換え可能領域は、アクセス単位を構成するＮビットが実データと誤り検出符号の両方を含むように構成されている。 - 特許庁

The amount of data to be multiplexed is managed by the number of bits to be multiplexed or a bit rate at the position where an interface signal of an IP exclusive line is multiplexed.例文帳に追加

多重化されるデータ量はIP専用線のインターフェース信号に多重化される位置のビット数やビットレート等で管理される。 - 特許庁

A first stage D/A converter 1 generates reference voltages VH, VL from digital data of high-order m bits by using the reference voltages VH, VL.例文帳に追加

初段Ｄ／Ａコンバータ１は基準電圧ＶＨ・ＶＬを用いて上位ｍビットのデジタルデータから基準電圧Ｖ_H ・Ｖ_L を生成する。 - 特許庁

An interface controller (7) compounds the information of plural bits and sending data, ciphers them, and supplies them to the outside interface circuit.例文帳に追加

インタフェースコントローラ（７）は、前記複数ビットの情報と送信データとを合成し且つ暗号化して前記外部インタフェース回路に供給する。 - 特許庁

To appropriately test an electronic device in an environment in which skews exceeding a cycle period can appear among bits of multi-bit data.例文帳に追加

多ビットデータのビット間にサイクル周期を超えるスキューが生じ得る環境において、電子デバイスを適切に試験することができる。 - 特許庁

An integrated circuit device 100 with an input for receiving an initial data argument D[31:0] having a plurality of bits is obtained.例文帳に追加

複数のビットを有する初期のデータ引数Ｄ［３１：０］を受け取るための入力を備えた集積回路デバイス１００が得られる。 - 特許庁

To keep personal information, of medical image data in which the personal information is expressed by use of a part of a plurality of bits for one pixel, confidential.例文帳に追加

１画素分の複数ビットのうちの一部を使用して個人情報を表した医用画像データから個人情報を隠蔽する。 - 特許庁

The voltage generating circuit outputs the generated voltage compatible with the digital data of (a+b+c) bits from among the plurality of the generated voltages.例文帳に追加

電圧生成回路は、複数の生成電圧の中から（ａ＋ｂ＋ｃ）ビットのディジタルデータに対応した生成電圧を出力する。 - 特許庁

Therefore, in this case, the address of "the fifth bits of the first byte" is designated as an address A1 of the memory 3 in which the data D1 should be written.例文帳に追加

従って、この場合は、データＤ１を書き込むべきメモリ３のアドレスＡ１として、「第１バイトの第５ビット」というアドレスを指定する。 - 特許庁

The timer circuit section 23 counts the time required until the data signal D1 in 8 bits is written based on the timer control signal TE.例文帳に追加

タイマ回路部２３は、タイマコントロール信号ＴＥに基づいてデータ信号Ｄ１が８ビット数書き込まれるのに要する時間を計時する。 - 特許庁

On the display unit side, on the other hand, the high-order bits of the processed image data supplied from the image generation unit are stored in a 2nd memory (31).例文帳に追加

一方、表示ユニット側では、画像生成ユニットから供給された処理画像データの上位ビットを第２メモリ（３１）に記憶する。 - 特許庁

In a packed bits expansion circuit, a writing method into a register is changed by existence of data held in an output stage register.例文帳に追加

パックビッツ伸長回路において、出力段レジスタに保持されているデータの有無によって、レジスタへの書き込み方法を変更する。 - 特許庁

Here, a comparing circuit 3 compares the bit data generated by the PN code generating circuit 2 with the input reception signal and the signal is generated according to whether or not the bits match each other.例文帳に追加

この同期信号は、更にセレクタ１に戻して、受信信号又はＰＮコード発生回路２の出力を選択する。 - 特許庁

A detection section 14 is provided for detecting a conversion position including the DSV control bits from the first and second DSV control data string.例文帳に追加

第１および第２の各ＤＳＶ制御データ列からＤＳＶ制御ビットを含む変換位置を検出する検出部１４を設ける。 - 特許庁

When the processing is completed for all bits of the copy differential table, the backup type of the pair table is changed to real data copy.例文帳に追加

そして、コピー差分テーブルの全てのビットについて、上記の処理が完了したら、ペアテーブルのバックアップタイプを実データコピーに変更する。 - 特許庁

In the case of the battery driving and the line input, the arithmetic operation circuit 105 compresses and encodes the input audio data by using all the bits thereof.例文帳に追加

バッテリ駆動で、ライン入力の場合、演算処理回路１０５は、入力音声データの全ビットを使って圧縮符号化する。 - 特許庁

The device enters an address data into an EEPROM 2 and counts the number of address bits entered until an EEPROM 2 output reaches a pre-determined value.例文帳に追加

EEPROM２にアドレスデータを入力して、EEPROM２の出力レベルが所定の値となるときまでにEEPROM２に入力したアドレスデータのビット数をカウントする。 - 特許庁

Data of three bits is handled at a time, and therefore an operation clock can be 600 dpi both at the input side and at the output side.例文帳に追加

３ビット分のデータが１度に扱われるので，入力側と出力側の動作クロックはいずれも６００ｄｐｉで可能である。 - 特許庁

A start mark 31 is turned to 15h(10101B) for which the data of 5 bits including a D4 bit are set and reset every other bit.例文帳に追加

スタートマーク３１は、Ｄ４ビットを含めた５ビットのデータが１ビット置きにセット及びリセットされた１５ｈ（１０１０１Ｂ）とされている。 - 特許庁

The stepwise setting of the gradation voltages is made possible by the charge pump operation without provision of capacitors by as much as the number of the data bits.例文帳に追加

チャージポンプ動作によって、データビット数分のキャパシタを設けることなく、階調電圧を段階的に設定することが可能となる。 - 特許庁

The image processing apparatus applies quantization of three values or over to the original image data in a prescribed number of bits.例文帳に追加

本発明に係る画像処理装置は、所定ビット数の原画像データに対して３値以上の量子化をおこなうようになっている。 - 特許庁

The connection bits thus determining the bit pattern are inserted at a prescribed position of audio data (and a sub-code) encoded by recording.例文帳に追加

そして、このようにしてビットパターンが決定された結合ビットを、記録符号化されたオーディオデータ（及びサブコード）の所定位置に挿入する。 - 特許庁

To provide a color management system capable of using a profile even in the case that the number of data bits differs between the system and the profile.例文帳に追加

システムとプロファイルのデータビット数が異なる場合においてもそのプロファイルを使用可能とするカラーマネジメントシステムを提供すること。 - 特許庁