「data bits」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

A binary processing section applies binary processing to RGB data, in response to the visual sensitivity and provides an output in total 3 bits, comprising 1 bit each fro respective color codes.例文帳に追加

２値化部はＲＧＢデータを視覚感度に応じた２値化処理を行い、それぞれ１ビットであって合計３ビットで出力する。 - 特許庁

To eliminate the necessity of a reference check sum value, to simultaneously detect errors up to three bits of stored data and to easily judge the existence of an error.例文帳に追加

基準チェックサム値を不要とし、記憶されているデータの３ビットまでのエラーを同時に検出でき、かつ、エラーの有無の判別を容易にする。 - 特許庁

Correction data are written into q-bit fuse circuits 50-1 to 50-q, and polarity inverted bits are written into a fuse circuit 50-q+1.例文帳に追加

補正用データは、ｑビットのヒューズ回路５０−１〜５０−ｑに書き込まれ、極性反転ビットがヒューズ回路５０−ｑ＋１に書き込まれる。 - 特許庁

Logic levels of all the bits of the serial data can be measured in one sitting, by aligning the head cursor to the start bit and by adjusting the interval.例文帳に追加

先頭のカーソルをスタートビットに合わせてその間隔を調整するだけで、シリアルデータの全ビットのロジックレベルを一度に計測することができる。 - 特許庁

In the encoding, respective bits having a prescribed correspondence relation with the contents of the encoding key are inverted for each read / write unit of the data.例文帳に追加

この符号化は、データの読み書き単位ごとに、前記符号化キーの内容と所定の対応関係を持つ各ビットを反転させることである。 - 特許庁

A counter 81 is reset at a horizontal scanning cycle, and counts the number of bits more than that of a image data to be displayed on a display panel 10.例文帳に追加

カウンタ８１は、水平走査周期でリセットされ、表示パネル１０に表示する画像データのビット数よりも多いビット数をカウントする。 - 特許庁

An error detecting circuit uses these error bits 12, 14, 16, 18 to detect if a soft error occurs within the data of a cache line.例文帳に追加

エラー検出回路はこれらのエラー・ビット１２，１４，１６，１８を使用して、キャッシュ行のデータ内にソフト・エラーが起きたかどうかを検出する。 - 特許庁

To encode and output digital sound data with high efficiency and to make the number of bits less than that of a conventional Hofmann encoding method (AAC).例文帳に追加

デジタル音響データを高能率符号化して出力すると共に、従来のハフマン符号化方法（ＡＡＣ）よりビット数を削減すること。 - 特許庁

To provide a semiconductor memory for inspecting reading after burn-in including an access time even when data are 1 for all bits.例文帳に追加

全ビットでデータが１の場合でもアクセスタイムを含めたバーイン後の読み出しの検査を行なうことができる半導体記憶装置を提供する。 - 特許庁

These latch circuit LATCH 1 and the capacitor DLN C1 store temporarily write-in/read-out data of two bits or more.例文帳に追加

これらラッチ回路ＬＡＴＣＨ１及びキャパシタＤＬＮ（Ｃ１）は、２ビット以上の書き込み／読み出しデータを一時的に記憶する役割を果たす。 - 特許庁

This storage device uses low 2 bits of a media sector address received from a host system as data corresponding to a column address in a sector of the flash memory.例文帳に追加

記憶装置がホストシステムより受けるメディアセクタアドレスの下位２ビットを、フラッシュメモリのセクタ内のカラムアドレスに対応するデータとして使用する。 - 特許庁

At a reception side device 5, it is possible to correctly structure the received communication data by adding saving flag bits showing the presence/absence of this saving.例文帳に追加

この省略の有無を示す省略フラグビットを付加することで受信側装置５では、受信した通信データを正しくストラクチャできる。 - 特許庁

The switched capacitor type D/A converter 100 receives input data of m bits (m is a natural number), and outputs an analog signal corresponding to that value.例文帳に追加

スイッチドキャパシタ型Ｄ／Ａコンバータ１００は、ｍビット（ｍは自然数）の入力データを受け、その値に応じたアナログ信号を出力する。 - 特許庁

According to an adding instruction, an ALU 12 reads two pieces of data of 32 bits respectively from two registers in the register file 11 and adds them.例文帳に追加

ＡＬＵ１２は、加算命令に従って、レジスタファイル１１内の二つのレジスタからそれぞれ二つの３２ビットのデータを読み込んで加算を行う。 - 特許庁

The signal controller uses the data, having the second number of bits and making the plurality of grayscale voltages correspond to respective grayscale values of the pixel that the video signal represents.例文帳に追加

信号制御部は第２ビット数のデータを用い、映像信号の示す画素の各階調値に複数の階調電圧を対応させる。 - 特許庁

The recording medium stores the channel data having the limited amount of bits on the limited area according to the above two dimensional layout.例文帳に追加

記憶媒体は、その有限領域には、そのように記録された有限ビット数のチャネルデータを、前記２次元的な配置に従って記憶している。 - 特許庁

An encoder 10 converts the received signal Y and color difference signals R-Y, B-Y into data in 10 bits in matching with a REC 601.例文帳に追加

エンコーダ１０では、供給された信号Ｙ、色差信号Ｒ−Ｙ、Ｂ−ＹがＲＥＣ６０１に合った１０ビットのデータに変換される。 - 特許庁

To efficiently perform image processing, transfer data control, etc., and to effectively use a memory by optionally setting the number of bits of a pixel.例文帳に追加

効率的に画像処理及び転送データ制御等を行うと共にピクセルのビット数を任意に設定可能にしてメモリを有効に使用する。 - 特許庁

In the case of the battery driving and the microphone input, the arithmetic operation circuit 105 compresses and encodes input audio data by neglecting some lower bits.例文帳に追加

バッテリ駆動で、マイク入力の場合、演算処理回路１０５は、入力音声データを、その下位数ビットを無視して圧縮符号化する。 - 特許庁

All input data D153 including termination bits in the coding circuit (151-1) are supplied to a series circuit of interleavers (152-1) to (152-(m-1)).例文帳に追加

符号化回路（１５１-1）でのターミネーションビットを含めた全ての入力データＤ１５３をインターリーバ（１５２-1）〜（１５２-(m-1)）の直列回路に供給する。 - 特許庁

A combination circuit 3 for decoding decodes one VLC included in the inputted VLC data and outputs the result and the number of decoded bits.例文帳に追加

デコード用組み合わせ回路３は、入力したＶＬＣデータに含まれる１つのＶＬＣをデコードし、この結果とデコードしたビット数を出力する。 - 特許庁

Insertion sections 11, 12 are provided for inserting control bits of digital sum values (DSV) and outputting first and second data strings respectively.例文帳に追加

各デジタルサム値（ＤＳＶ）制御ビットをそれぞれ挿入して、第１および第２の各データ列を出力する挿入部１１、１２を設ける。 - 特許庁

A number of block setting section 152 sets the number of subcarrier blocks on the basis of a report value data amount, the number of bits per one report value, and the number of users.例文帳に追加

ブロック数設定部１５２は、報告値データ量、報告値１個当たりのビット数、ユーザ数に基づいてサブキャリアブロック数を設定する。 - 特許庁

This semiconductor integrated circuit device is provided with a selector 30 for inputting serial reception data from the outside, and for, when inputting a control signal from a reception state machine part 20, selectively inputting data corresponding to content shown by the control signal among data of several bits configuring serial reception data to a data register corresponding to the data among data registers 41 to 44 of a data register group 40.例文帳に追加

外部からシリアル受信データを入力すると共に、受信ステートマシン部２０からコントロール信号を入力した際、シリアル受信データを構成する複数のｂｉｔ数のデータのうち、コントロール信号が示す内容に対応したデータを、データレジスタ群４０の各データレジスタ４１〜４４の中で当該データに対応したデータレジスタに選択的に入力するセレクタ３０を備えた構成とする。 - 特許庁

This circuit consists of a depuncture 103 which depunctures data having two-dimensional (m) values, a Viterbi decoder 104 which decodes the depunctured data, a differential postocoder 105 which performs differential decoding for encoded bits after the Viterbi decoding, a puncture 107 which performs punctured encoding for data including information on Viterbi decoded unencoded bits, and a QAM demapper 108 which demaps the data after the punctured encoding.例文帳に追加

２次元ｍ値のデータをデパンクチャーするデパンクチャー１０３と、デパンクチャーされたデータをビタビ復号するビタビデコーダ１０４と、ビタビ復号された符号化ビットを差動復号するディファレンシャルポストコーダ１０５と、ビタビ復号された非符号化ビットの情報を含むデータをパンクチャド符号化するパンクチャー１０７と、パンクチャド符号化されたデータをデマッピングするＱＡＭデマッパー１０８とで構成した。 - 特許庁

In the case of read-out processing of a specific word, a defective bit replacement processing circuit 104 outputs READ DATA for x bits except data on the defective cells from RAW READ DATA for x+y bits of the specific word in the memory cell array 102 based on FAIL DATA which is position information of the defective cells of the specific word in the position information storage part 103.例文帳に追加

指定ワードの読み出し処理の場合、不良ビット代替回路１０４は、位置情報記憶部１０３内の指定ワードの不良セルの位置情報であるＦＡＩＬ ＤＡＴＡに基づいて、メモリセルアレイ１０２内の指定ワードのｘ＋ｙビット分のＲＡＷ ＲＥＡＤ ＤＡＴＡから不良セルのデータを除いたｘビット分のＲＥＡＤ ＤＡＴＡを出力する。 - 特許庁

The controller has a first parity generator for generating the horizontal parity bits, a second parity generator for generating the vertical parity bits, a horizontal error bit identification part for using the horizontal parity bits, a vertical error bit identification part for using the vertical parity bits, and a bit correction part for correcting the storage data in response to signals from the horizontal/vertical error bit identification parts.例文帳に追加

上記コントローラは、上記水平パリティビットを生成する第１パリティ生成器と、上記垂直パリティビットを生成する第２パリティ生成器と、上記水平パリティビットを用いる水平方向誤りビット特定部と、上記垂直パリティビットを用いる垂直方向誤りビット特定部と、上記水平／垂直方向誤りビット特定部からの信号により上記記憶データの訂正を行うビット訂正部とを有する。 - 特許庁

As a transport status of both the data, either the left eye video data or the right eye video data are added to the other for the unit of one pixel and video data of one pixel are constituted of the double predetermined number of bits and transported in a timing synchronous with the pixel clock.例文帳に追加

両データの伝送状態としては、左目用映像データと右目用映像データのいずれか一方に、他方を１画素単位で付加して、１画素の映像データを、所定ビット数の２倍のビット数で構成して、画素クロックに同期したタイミングで伝送する。 - 特許庁

If automatic color selection is designated, an image combining circuit 18 generates synthetic image data by replacing least significant bits of a color difference component, for example, in pixels of the color image data with a value of relevant pixels in the monochromatic binary image data and stores the generated image data in a buffer memory 20.例文帳に追加

画像合成回路１８は、自動カラー選択が指定されている場合、カラー画像データの各画素の例えば色差成分の最下位ビットを白黒２値画像データの当該画素の値に置き換えることで合成画像データを生成し、バッファメモリ２０に蓄積する。 - 特許庁

Contents and switching sequence of data ID for specifying each block are defined so that a pair of bits where a level mutually switches in an opposite direction may surely be intermingled, when the preceding data ID is switched to the following data ID in the case of the data transfer.例文帳に追加

データ転送に際して、先行するデータＩＤから次のデータＩＤに切り替える際に、レベルが互いに逆方向に切り替わるビット対が必ず混在するように、個々のブロックを特定するためのデータＩＤの内容及び切り替えシーケンスを定めてある。 - 特許庁

Upon receipt of the key signal Skd, the vehicle 1 encrypts the vehicle authentication information 20 belonging to the vehicle 1 itself, extracts a portion (low-order 32 bits) of the encrypted data to calculate vehicle extraction data, and compares the vehicle extraction data with the key extraction data received from the wireless key 3.例文帳に追加

車両１は、このキー信号Ｓkdを受信すると、自身が持つ車両認証情報２０を暗号化し、その暗号化データの一部（下位３２ビット）を抽出して車両抽出データを割り出し、ワイヤレスキー３から受け付けたキー抽出データと比較する。 - 特許庁

A plurality of decoder circuits DEC_1-m are provided in each bit of word data D_WD, and each of decoder circuits DEC_1-m receives a bit corresponding to the word data and storage destination data indicating a position after rearrangement, and generates decode data D_DEC with the (m×n) bits.例文帳に追加

複数のデコーダ回路ＤＥＣ_１〜ｍは、ワードデータＤ_ＷＤの各ビットごとに設けられ、それぞれがワードデータの対応するビットおよびその並べ替え後の位置を示す格納先データを受け、（ｍ×ｎ）ビットを有するデコードデータＤ_ＤＥＣを生成する。 - 特許庁

To provide a pixel data reader for reading out the data of pixels around a remarked pixel from a recording medium in which the pixel data can be read out efficiently through a simple arrangement while making the number of bits representing the image data variable.例文帳に追加

注目する画素の周囲の画素の画素データを記憶媒体から読み出す画素データ読み出し装置であって、画素データを表すビット数を可変にすることを可能にしながら、画素データを効率よく読み出すことが可能で簡素な構成のものを提供する。 - 特許庁

This image transfer device 1 includes: a sending part 10 for converting the image data to be transferred into serial data of a format which has previously prepared unused bits to send it; and a receiving part 20 for receiving the serial data sent from the sending part 10 to obtain the image data.例文帳に追加

画像転送装置１は、転送すべき画像データを、予め未使用ビットが用意されているフォーマットのシリアルデータに変換して送信する送信部１０と、送信部１０から送信されるシリアルデータを受信して画像データを得る受信部２０とを備える。 - 特許庁

As a series of equipment 1 to 4 in which medical image data pass through is adjusted so that medical image data may be processed with the smallest number of bits matched, when the number of bits of medical image data outputted from equipment 1 to 4 composing a medical image processing system is different, a lowering of picture quality is restrained as much as possible or efficiency of processing can be ensured.例文帳に追加

医用画像処理システムを構成する各機器１〜４で処理される医用画像データのビット数が異なっている場合には、最も低いビット数に合致させて医用画像データを処理するように、医用画像データが通過する一連の機器１〜４を調整するので、画質の低下を抑え、又処理の効率化を図ることができる。 - 特許庁

To provide a digital data transmitting and receiving circuit, transmitting two bits of data during one clock period by deforming an LVDS method so as to superimpose two kinds of signals on each other through a pair of transmission lines and capable of transmitting two bits of data during one clock period by deforming a TMDS method so as to superimpose two kinds of signals on each other through a pair of transmission lines.例文帳に追加

ＬＶＤＳ方式を変形して一つのクロック周期内に２ビットのデータを、１対の伝送線に２種の信号を重畳して伝送することができ、ＴＭＤＳ方式を変形して一つのクロック周期内に２ビットのデータを、１対の伝送線に２種の信号を重畳して伝送することができるデジタルデータ送受信回路を提供する。 - 特許庁

That is, by combining the carrier frequencies (FREQ) used when transmitting the respective codes (CODE), the user command data of 24 bits can be transmitted even though communication is the remote control communication of the format capable of transmitting only the data codes of 8 bits normally, and data are extended four times compared to a conventional technology.例文帳に追加

つまり、各コード（ＣＯＤＥ）を送信する際に用いられるキャリア周波数（ＦＲＥＱ）を組み合わせることで、通常８ビットのデータコードしか伝送することができないフォーマットのリモコン通信でありながらも、２４ビットのユーザ指令データを伝送することが可能となっており、従来の４倍にデータ拡張を行うことが可能となっている。 - 特許庁

The dither circuit matches the output of optional dither size and the number of bits by controlling an address to a dither data storage means 110 by an 8 bit clock counter 101 and an 8 bit line counter 102 according to the dither size set by the dither size setting means 103, 104 and the number of bits, and selecting necessary piece of bit data among pieces of data stored in the selected address.例文帳に追加

ディザサイズ設定手段１０３，１０４で設定されたディザサイズとビット数に応じて、ディザデータ格納手段１１０へのアドレスを８ビットクロックカウンタ１０１と８ビットラインカウンタ１０２により制御し、選択されたアドレスに格納されたデータから必要なビットデータを選択して、任意のディザサイズ及びビット数の出力に対応する。 - 特許庁

A low-level offset is added to a digital signal outputted from a frame separation part 17 by an adder Q, and respective bits of digital data corresponding to an analog signal about a zero level inputted to a DACd become encoded data wherein the bits are not changed between "1" and "0" all together, whereby addition of digital data changes interfering with the analog signal is prevented.例文帳に追加

フレーム分離部１７の出力するデジタル信号に加算器Ｑにより低レベルのオフセットを加え、ＤＡＣｄへ入力されるゼロレベル近辺のアナログ信号に対応するデジタルデータの各ビットが、揃って「１」と「０」との間を変化しない符号化データとなってＤＡＣｄへ入力することによりアナログ信号に干渉するデジタルデータ変化の相加を防ぐ。 - 特許庁

To provide a modulator and an image display device which when transmitting image data as a serial differential signal, reduce EMI arising on a differential transmission path independent of the number of bits and the number of serial data by optimizing vertical difference and data mapping.例文帳に追加

画像データをシリアルの差動信号として伝送する際に、垂直差分とデータマッピングの最適化を行うことにより、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することを目的とする - 特許庁

A quantization bit number calculation portion 39 allocates the number of bits based upon audiopsychological characteristics to digital data after orthogonal conversion with the determined block length, a quantization portion 40 quantizes the data, and a packing portion 41 encodes the data.例文帳に追加

決定されたブロック長で直交変換されたディジタルデータは量子化ビット数算出部３９で聴覚心理特性に基づくビット数割り当てがされ、量子化部４０で量子化され、パッキング部４１で符号化される。 - 特許庁

The stored block data for the divided areas are read out of the image memory 24 for temporary storage, compressed for each of bits by a binary data compressing circuit 25 and stored in a storage medium 26 for compressed data storage.例文帳に追加

格納されている分割領域分のブロック画像データは、一時記憶用画像メモリ２４から読み出されて、２値データ圧縮回路２５にて各ビットごとに圧縮され、圧縮データ格納用記憶メディア２６に格納される。 - 特許庁

The data recovery circuit 6 eliminates the noise component from the digital data by recovering digital data in an original bit number (or a bit number more than the original bit number) based on remaining high-order bits by the round-off processing.例文帳に追加

データ再生回路６は、前記切り捨て処理により残った上位ビットに基づいて、元のビット数のデジタルデータ（或いは元のビット数よりも多いデジタルデータ）を再生することにより、デジタルデータからノイズ成分の除去を行う。 - 特許庁

The image forming apparatus compares respective pixel data for each combination of two consecutive lines for each N line in image data and determines the combination of lines, having a large number of pixel data with the number of bits matching, as an object for correction of magnification.例文帳に追加

画像形成装置は、画像データにおけるＮラインごとに、連続する２つのラインの組み合わせごとに各画素データを比較し、ビット数が一致する画素データの数が多いラインの組み合わせを、倍率補正の対象として決定する。 - 特許庁

In a data processing apparatus, a block unit interleaver performs interleave A being processing for input of data with respect to ND×NB×NA bits in a product code in an order of a column direction as one direction by NB bit (by block), and for reading the data downwards to the oblique right side.例文帳に追加

ブロック単位インタリーバは、積符号のうち、ND×NB×NAビットに対して、データを、NBビット毎（＝ブロック毎）に、一方の方向としての列方向の順に入力し、右斜め下方向の順に読み出す処理であるインタリーブＡを行う。 - 特許庁