「data bits」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To reduce circuit scale and to shorten a test time without requiring a data selector for writing data directly to an ECC memory in a semiconductor memory device having an ECC function for data having 32 bits data width.例文帳に追加

３２ビットデータ幅のデータに対するＥＣＣ機能を有する半導体メモリ装置において、ＥＣＣメモリに直接データを書き込むためのデータセレクタを必要とせず、回路規模の縮小と検査時間の短縮を図る。 - 特許庁

A data transfer system comprises a data transmitting section for transmitting a second clock signal generated by frequency-dividing a first clock signal and a data signal containing 2 bits in each cycle of the second clock signal, and a data receiving section for receiving the second clock signal and the data signal and detecting the 2 bits contained in the data signal independently for each cycle of the second clock signal.例文帳に追加

データ転送システムは、第１のクロック信号を分周して生成された第２のクロック信号と、第２のクロック信号の１サイクル毎に２ビットを含むデータ信号と、を送信するデータ送信部と、第２のクロック信号及びデータ信号を受信し、データ信号に含まれる２ビットを第２のクロック信号の１サイクル毎に独立して検出するデータ受信部と、を備える。 - 特許庁

The before-correction data input processing circuit 5 receives input of partial bits of the TMCC data of the preceding frame received from the data storage circuit 4 and receives input of the TMCC data in the present frame and outputs the TMCC data to an error correction block 6 so as to start error correction processing just after the point of time when the TMCC data in 184 bits are arranged.例文帳に追加

訂正前データ入力処理回路５は、データ保持回路４により入力された前のフレームのＴＭＣＣデータの一部ビットの入力を受けるとともに、現在のフレームのＴＭＣＣデータの入力を受けて、１８４ビットのＴＭＣＣデータが揃った時点直後から誤り訂正処理を開始するように誤り訂正ブロック６に対してＴＭＣＣデータを出力する。 - 特許庁

A data converting circuit converting parallel data of a plural of bits read out from a memory cell section to serial data has a selector control section generating a control signal based on burst length information and address information, and a selector section receiving parallel data of a plural of bits, selecting the prescribed number out of the plural of bits based on the control signal, and outputting the selected bit in serial.例文帳に追加

メモリセル部から読み出された複数ビットのパラレルデータをシリアルデータに変換するデータ変換回路は、バースト長情報とアドレス情報に基づいて制御信号を生成するセレクタ制御部と、前記複数ビットのパラレルデータを受け、前記制御信号に基づいて前記複数ビットのうちの所定数を選択し、その選択したビットをシリアルに出力するセレクタ部を有することを特徴とする。 - 特許庁

A convolution coding part 103 encodes the transmission bit string to which the tail bits are added by a convolution code and a bit string rearrangement part 104 rearranges erasable bits among encoded data to a frame tail.例文帳に追加

畳み込み符号化部１０３は、テールビットが付加された送信ビット列を畳み込み符号で符号化し、ビット列再配置部１０４は、符号化データのうち、消去可能ビットをフレーム後方に再配置する。 - 特許庁

The plurality of flash memories include two or more flash memories for storage data to be input/output in parallel, a flash memory for horizontal parity bits, and a flash memory for vertical parity bits.例文帳に追加

上記複数のフラッシュメモリは、パラレルに入出力される記憶データを分担して受け持つ２以上のフラッシュメモリと、水平パリティビットを受け持つフラッシュメモリと、垂直パリティビットを受け持つフラッシュメモリとを有する。 - 特許庁

To suppress deterioration in operation accuracy and to generate target encoded data by performing processing until orthogonal conversion with the number of bits of an input image without decreasing the number of bits in an input stage in encoding the image.例文帳に追加

画像符号化の際入力段でビット数を減らさず、直交変換までの処理は、入力画像のビット数で処理し演算精度の低下を抑制し、目的符号化データを生成すること。 - 特許庁

Next the bits of the (M-1)th parallel data stream are shifted by an amount of one memory element so as to occupy the memory elements connected to each other, and the mutually connected bits are written simultaneously in the (M-1)th resistor.例文帳に追加

次に、M-1番目の並列データストリームのビットが相互接続されたメモリ要素を占めるように、1メモリ要素分シフトされ、相互接続されたビットが同時にM-1番目のレジスタへ書込まれる。 - 特許庁

Parallel data in 2 bits generated by applying error correction coding to a real time packet TP1 are inserted to two bits at the MSB (Most Significant Bit) side of 6-bit input to a 64QAM modulator 706.例文帳に追加

リアルタイムパケットＴＰ１を誤り訂正符号化することにより生成した２ビットのパラレルデータを、６４ＱＡＭ変調器７０６の６ビット入力のうちのＭＳＢ（Most Significant Bit）側の２ビットに入力している。 - 特許庁

Then data of the register providing a phase shift by number of bits of the register 108 are obtained through the vector arithmetic operation, and the register 108 outputs a spread code in a plurality of consecutive bits in parallel.例文帳に追加

そして、レジスタ１０８のビット数分の位相シフトを与えた場合のレジスタのデータをベクトル演算により求めていき、レジスタ１０８から連続する複数ビットの拡散符号をパラレルに出力する。 - 特許庁

To ensure general-purpose properties and flexibly cope with the number of bits of quantization when quantization with a smaller number of bits is performed to multivalued image data of two or more colors by using an error diffusion method.例文帳に追加

２色以上の多値画像データに対して誤差拡敬法を用いてより少ないビット数に量子化する場合に、汎用性を有し、且つ、量子化するビット数に応じて柔軟に対処できるようにする。 - 特許庁

A shift selector 33 selects and fetches a state in which the key data stored in the above register 32 are circulation-shifted to the left by 15 bits or 17 bits, and stores the state in the above register 32 again.例文帳に追加

シフトセレクタ３３が、上記レジスタ３２に格納された鍵データを１５ビット又は１７ビット左循環シフトしたいずれかの状態を選択して取り出し、上記レジスタ３２に再び格納する。 - 特許庁

An adding means 17 adds image data of the predetermined number of times of scanning after A/D conversion every pixel without any size error using the number of bits larger than the number of output bits of the A/D converter 14.例文帳に追加

加算手段１７は、Ａ／Ｄ変換後の上記所定回数分の画像データを画素毎に、Ａ／Ｄ変換器１４の出力ビット数以上のビット数を用いて桁あふれなく加算する。 - 特許庁

In this case, bit position information for inserting the dummy bits is preliminarily shared at both transmission/reception sides, or inserted into a header attached to the data at the transmission side so that the insertion of the dummy bits can be recognized at the reception side.例文帳に追加

この際ダミービットを挿入するビット位置情報を送受信側双方であらかじめ共有するか、送信側でデータに付随するヘッダ等に入れることにより受信側で認識する。 - 特許庁

When there is a read request and data stored in the M-bit buffer are not less than n bits, control for outputting from the M-bit buffer to the external module is made, and the pointer is updated so that the remaining number of data becomes smaller by n bits.例文帳に追加

前記読み出し要求があり、Ｍビットバッファに格納されるデータがｎビット以上のとき、Ｍビットバッファから外部モジュールに対して出力する制御を行う共に、前記データの残量がｎビット少なくなるようにポインタを更新する。 - 特許庁

In the interface chip IF, the number of bits of unit external data to be input and output at the same time with the outside is variable, and chip selection information SEL for comparing the chip identification information LID is variable according to the number of bits of unit external data.例文帳に追加

インターフェースチップＩＦは、外部との間で同時に入出力する単位外部データのビット数が可変であり、チップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬを、単位外部データのビット数に応じて可変とする。 - 特許庁

A display driver circuit 900 is configured to make each bit of the first group of data bits asserted on the display pixel for a uniform qual period, and make each bit of the second group of data bits asserted on the display pixel for a time period, depending on the associated significance of each bit.例文帳に追加

ディスプレイドライバ回路９００は、第１のデータビット群の各ビットを、表示画素で互いに均一な期間アサートさせ、第２のデータビット群の各ビットを、表示画素で各ビットに関連付けられた重要性に応じた期間アサートさせる。 - 特許庁

The information processor includes a peripheral circuit 20-3 including a register 24-4 having a plurality of bits, a data bus 12, and a CPU 11 which accesses to a specific bit of the plurality of bits of the register 24-4 through the data bus 12.例文帳に追加

本発明の情報処理装置は、複数ビットを有するレジスタ２４−４を備える周辺回路２０−３と、データバス１２と、データバス１２を介してレジスタ２４−４の複数ビットのうちの特定ビットに対してアクセスするＣＰＵ１１と、を具備している。 - 特許庁

In the first period, lower-order data bits D0 to D2 are inputted to the D-A converter units DAC[0] to DAC[2], respectively, and in the second period, higher-order data bits D3 is commonly inputted to each of the D-A converter units DAC[0] to DAC[2].例文帳に追加

第１の期間においては、下位データビットＤ０〜Ｄ２がＤ／Ａ変換ユニットＤＡＣ［０］〜［２］へそれぞれ入力され、第２の期間においては、上位データビットＤ３がＤ／Ａ変換ユニットＤＡＣ［０］〜［２］の各々へ共通に入力される。 - 特許庁

Thus, even when the data rate of the digital signal is not known or variable when manufacturing the circuit, the pre-distortion of a desired order is applied to the digital data signal in full bits or partial bits without the need for a bit rate synchronization clock.例文帳に追加

これによって、回路を製造するときにデジタルデータ信号のデータレートが知られていないか可変であるときにも、ビットレート同期クロック無しで、デジタルデータ信号に対してフルビットまたは部分ビットの所望の次数の予歪みを加えることができる。 - 特許庁

When the selected screen table is a minor bit table 71, the read drive pulse width data in 4-bits are fed to a bit extension section 72, where the data are extended to drive pose width in 8 bits and they are fed to a pulse width modulation section 33.例文帳に追加

選択したスクリーンテーブルが少数ビットテーブル７１である場合、読み出された４ビットの駆動パルス幅データは、ビット拡張部７２に供給され、８ビットの駆動パルス幅データに拡張されてからパルス幅変調部３３に供給される。 - 特許庁

The A/D converter 100 is provided with a monitor unit 50 in addition to: a reference voltage circuit 30 for generating a reference voltage; a first conversion unit 10 for generating data of high-order bits; a second conversion unit 20 for generating data of low-order bits; and a composite circuit 40.例文帳に追加

ＡＤコンバータ１００は、基準電圧を生成する基準電圧回路３０と、上位ビットのデータを生成する第１変換部１０と、下位ビットのデータを生成する第２変換部２０と、合成回路４０に加えて、監視部５０を備える。 - 特許庁

External data of (n) bits inputted from the outside is expanded by simultaneous write-in circuit 12, it is made to (m) bits (m>n) and supplied to a semiconductor memory 2, a coincidence discriminated result of data is outputted in read-out from the semiconductor memory 2.例文帳に追加

外部から入力されたｎビットの外部データを同時書込回路１２で拡張してｍ（＞ｎ）ビットとして半導体メモリ２に供給し、半導体メモリ２からの読出しにおいてはデータの一致判定結果を出力するようにしたものである。 - 特許庁

Excess and deficiency of data H of upper "N-M" bits counted by the low speed clock CK2 to a count value by the high speed clock CK1 regarding a count operation valid period TEN are corrected by data L of lower M bits counted by the high speed clock CK1.例文帳に追加

カウント動作有効期間ＴENに関する高速クロックＣＫ１でのカウント値に対する、低速クロックＣＫ２でカウントされた上位“Ｎ−Ｍ”ビットのデータＨの過不足分を、高速クロックＣＫ１でカウントされた下位ＭビットのデータＬで修正する。 - 特許庁

Suppressing a DC component under limitation of k=7 or 8 is performed by using a encoding table in which an input data word in a unit of 4 bits can be converted to an input data word in a unit of 6 bits with (1, k) RLL rule without the redundant bit.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を、４ビット単位の入力データ語を６ビット単位の入力データ語に変換可能な符号化テーブルを用いて行う。 - 特許庁

The same pin type as that of pins number 2 to 6 of the memory card MC 21 is allocated to pins number 2 to 6 of the memory card MC 22, data bits 3 are allocated to the first pin (corresponding to as RSV(reserve) pin as the first pin of the memory card MC 21), data bits 1, 2 are allocated to pins number 8, 9 respectively.例文帳に追加

ＭＣ２２の２〜６番ピンにはＭＣ２１の２〜６番ピンと同一のピンタイプが、１番ピン（ＭＣ２１の１番ピンであるＲＳＶ（リザーブ）ピンに対応）にはデータビット３が、８，９番ピンにはデータビット１，２が、それぞれ割り当てられる。 - 特許庁

Bits (invalid bits) other than the bits used to display an image with gradations selected in the range below the maximum number of gradations among six bits, constituting memory image signals MR, MG, and MB representing image data read out of a display memory 21 are masked, according to gradation control signals GS1 and GS2 specifying the number of the selected gradations.例文帳に追加

表示メモリ２１から読み出される画像データを表す各メモリ画像信号ＭＲ，ＭＧ，ＭＢを構成する６ビットのうち、最大階調数以下の範囲で選択された階調数で画像を表示するのに使用されるビット以外のビット（無効ビット）を、選択階調数を指定する階調制御信号ＧＳ１，ＧＳ２に基づいてマスクする。 - 特許庁

The DC control bits included in the recording data have a DC control bit value which is correctly set based upon a DSV measurement result and it becomes difficult to discriminate between the DC control bits corresponding to the additional data and other DC control bits and the additional data of high difficulty in analysis can be stored, so that cipher key information etc., can be embedded in an analysis-difficult form.例文帳に追加

記録データに含まれるＤＣ制御ビットはＤＳＶ測定結果に基づいて正しく設定されるＤＣ制御ビット値を有し、付加データに対応するＤＣ制御ビットとその他のＤＣ制御ビットを区別することは困難となり、解析困難性の高い付加データの格納が可能であり、例えば、暗号鍵情報などを解析困難な態様で埋め込むことが可能となる。 - 特許庁

Then a discrimination circuit 8 receives the error correction data generated by the error correction data generating circuit to generate a signal that identifies those cases that the number of bits at a specific logic level configuring the error correction data is zero, or the number of bits of the specific logic level is a prescribed number that is one or over, or a number of bits of the specific logic level is more than the prescribed number.例文帳に追加

そして、判定回路８は、誤り訂正データ生成回路が生成した誤り訂正データを入力とし、誤り訂正データを構成する特定論理レベルのビットの数が零である場合と、特定論理レベルのビットの数が１以上の所定数である場合と、特定論理レベルのビットの数が所定数より大きい場合とを識別する信号を生成する。 - 特許庁

In an error correction detecting circuit to/from which information data of an EEPROM is inputted/outputted, the device is provided with a byte length expanding circuit 15 converting information data of (m) pieces being that one byte is (b) bits to information data being that one byte is mb bits, and a byte error correcting circuit 16 correcting byte error of mb bits constitution from an output of the byte length expanding circuit 15.例文帳に追加

ＥＥＰＲＯＭの情報データを連続的に入出力する誤り訂正検出回路において、１バイトがｂビットであるｍ個の情報データを１バイトがｍｂビットである１個の情報データに変換するバイト長拡大回路１５と、このバイト長拡大回路１５の出力からｍｂビット構成のバイト誤りを訂正するバイト誤り訂正回路１６とを備えた。 - 特許庁

The variable-length coding apparatus converts quantized data obtained by quantizing image data into variable-length code data, generates a code data string having a predetermined data structure, and inserts padding bits and identifier into the variable-length code data base on an externally-input instruction.例文帳に追加

画像データを量子化した量子化データを可変長符号化データに変換し、所定のデータ構造を有する符号化データ列を生成する可変長符号化装置は、外部からの指示に基づいてパディング・ビットおよび識別子を可変長符号化データに挿入することを特徴とする。 - 特許庁

The computing section 6 outputs each of the compressed gradation data A and the compressed gradation data B for every upper-order bit and expanded gradation data 4A based on the lower-order bits and expanded gradation data quarters a section between the expanded gradation data 4A and the expanded gradation data 4B.例文帳に追加

演算部６は、上位ビット毎に、圧縮階調データＡ、圧縮階調データＢ及び下位ビットに基づいて伸張階調データ４Ａと、伸張階調データ４Ａと伸張階調データ４Ｂとの間を４等分する伸張階調データの各々とを出力する。 - 特許庁

The video data to be transported from the source side device to the sync side device are defined as video data for three-dimensional display constituted of left eye video data and right eye video data and the left eye video data and the right eye video data are constituted of the predetermined number of bits, respectively for each pixel.例文帳に追加

ソース側装置からシンク側装置に伝送する映像データは、左目用映像データと右目用映像データとで構成される立体表示用の映像データとし、左目用映像データと右目用映像データとを、それぞれ１画素毎に前記所定ビット数で構成する。 - 特許庁

In the digital camera for recording CCD-RAW data outputted from a CCD as data of 12 bits per pixel onto a memory card as data of 2 bytes, data such as copyright information are embedded in an area of valid data except for image data contained within 2 bytes.例文帳に追加

ＣＣＤから１画素当たり１２ビットのデータとして出力されるＣＣＤ−ＲＡＷデータを２バイトのデータとしてメモリカードに記録するデジタルカメラにおいて、２バイト中に含まれる画像データ以外の無効データの領域に著作権情報等のデータを埋め込む。 - 特許庁

Upper 10 bits among a set value of 18 bits set to a data register 65 are set to be equal to a starting level VM of a driving waveform, and lower 8 bits are all set to be zero.例文帳に追加

駆動波形生成回路の累算部における複数ビットの累算結果を、フロア信号を用いて所定の設定タイミングにおいて特定の上位ビットで表される値がゼロではなく、特定の上位ビット以外の下位ビットがすべてゼロになるような所定の設定値に設定する。 - 特許庁

A multiplier 12 multiplies the image signals consisting of N bits output from the A/D converter 11 by the correction data consisting of M bits stored in the correction value memory 14a, and outputs an image signal consisting of L bits of which differences between display pixels in the display 17 are corrected.例文帳に追加

乗算器１２はＡ／Ｄ変換器１１から出力されたＮビットからなる映像信号と、補正値メモリ１４ａに記憶されたＭビットからなる補正データとを乗算し、ディスプレイ１７における表示画素間の較差が補正されたＬビットからなる映像信号を出力する。 - 特許庁

The gray scale counter 104 can make a frequency of a clock Count-CK of the gray scale counter 104 be lower than a clock used in the gray scale counter to output a counter value of 10 bits, because it is constructed so as to obtain a counter value output of 9 bits compared to higher-order 9 bits of pixel data.例文帳に追加

階調カウンタ１０４は、画素データの上位９ビットの値と比較する９ビットのカウンタ値出力を得る構成とするようにしたため、階調カウンタ１０４のクロックCount-CKを、１０ビットのカウンタ値を出力する階調カウンタで用いるクロックよりも低周波数化することができる。 - 特許庁

The information bit storage memory 121 reads bits according to the parity check matrix of an LDPC code out of each bit of the stored input data D121 based on a control signal D125 supplied from a control signal generation section 124 and supplies the bits as information bits D122-1 to D122-7 to a computing unit 122.例文帳に追加

情報ビット格納メモリ１２１は、制御信号生成部１２４から供給される制御信号D125に基づいて、格納している入力データD121の各ビットのうちの、LDPC符号の検査行列にしたがったビットを読み出し、情報ビットD122-1乃至D122-7として、演算器１２２に供給する。 - 特許庁

The control circuit can store data of two bits or more in the one nonvolatile memory transistor by changing the threshold voltage.例文帳に追加

前記制御回路は、閾値電圧の変更によって１個の前記不揮発性メモリトランジスタに２ビット以上のデータを記憶可能とする。 - 特許庁

The image data applied with the compression transformation and transformed into M bits by the nonlinear compressor 41 are input into a DPCM compressor 42.例文帳に追加

非線形圧縮器４１によって、Ｍビットに圧縮変換された画像データがＤＰＣＭ圧縮器４２に入力される。 - 特許庁

Also, the image data other than the prescribed bits are recorded in a second recording area 22 by the operation of a second recording means 14.例文帳に追加

また、所定ビット分以外の画像データは、第２の記録手段１４の作動により、第２の記録領域２２に記録される。 - 特許庁

In the hash function operation device, a generated message block is written in the upper 32 bits of the data storage area.例文帳に追加

前記ハッシュ関数演算装置においては、当該生成されたメッセージブロックをデータ記憶領域の上位３２ビットに書込む。 - 特許庁

A central processor 130 processes data digitized by the A/D converter 140 with resolution based on the number of bits.例文帳に追加

中央処理装置１３０は、アナログ・デジタル変換器１４０で数値化されたデータをビット数に基づく分解能により処理をする。 - 特許庁

To conceal personal information in medical image data expressing personal information using part of a plurality of bits for one pixel.例文帳に追加

１画素分の複数ビットのうちの一部を使用して個人情報を表した医用画像データから個人情報を隠蔽する。 - 特許庁

In the case of changing the numbers of bits of input/output data, it is possible to easily perform circuit changes by adding a register or the like.例文帳に追加

また、入出力のデータのビット数を変更する場合には、レジスタを追加する等で容易に回路変更ができる。 - 特許庁