「data bits」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

A second set of redundant bits for correcting errors in the user data area 221 in the page where the number of error bits is large are stored so as to be distributed to the second redundant area 213 in the page where the number of error bits is small and the second redundant area 223 in the page where the number of error bits is large.例文帳に追加

誤りビットの個数が多いページ内のユーザデータ領域２２１にある誤りを訂正するための第２組の冗長ビットは、誤りビットの個数が少ないページ内の第２冗長領域２１３及び誤りビットの個数が多いページ内の第２冗長領域２２３に分散されて記憶される。 - 特許庁

The semiconductor integrated circuit comprises an operating circuit generating an output of a plurality of bits from an input of a plurality of bits wherein the operating circuit is arranged such that the number of stages of logical gate is identical on all data paths from the input of a plurality of bits to the output of a plurality of bits and the fan in and fan out of respective logical gates are identical.例文帳に追加

複数ビットの入力から複数ビットの出力を生成する演算回路を備えた半導体集積回路において、演算回路は、複数ビット入力から複数ビット出力までの全てのデータパス上の論理ゲート段数が同一でかつ、各論理ゲートのファンイン、ファンアウトが同一となるようにした。 - 特許庁

As the error detecting and correcting capability of each block, parity bits are assigned by one bit to each block and a parity area integrating the parity bits is disposed to the heading part of the data sector.例文帳に追加

そして、各ブロックの誤り検出訂正能力として、パリティビットを各ブロックに対して１ビットずつ割り当て、パリティビットを統合したパリティ部をデータセクタの先頭に配置する。 - 特許庁

A coherency code including multiple bits of logical 0 and multiple bits of logical 1 are written together with ECC encoded data for correcting a bit error, into a page in a flash memory.例文帳に追加

ビットエラーを訂正するためのＥＣＣに符号化されたデータと共に、論理値０のビットと論理値１のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。 - 特許庁

The server 300 of this learning support device stores a question, a plurality of bits of solution information related to the question and advice information related to solutions indicated by these bits of solution information into a storage part as question solution data 342.例文帳に追加

サーバ３００は、設問と、該設問に関する複数の解法情報と、この解法情報が示す解法に関するアドバイス情報と、を設問解法データ３４２として記憶する。 - 特許庁

When cutting off the coding paths by each code block in order to match the number of bits of the code data to the number of assigned bits, the number of bit planes are controlled to be equal between the code blocks.例文帳に追加

コードデータのビット数を割り当てビット数に合わせ込むために、コードブロックごとにコーディングパスを切り捨てる際、ビットプレーン数がコードブロック間で均等になるように制御する。 - 特許庁

Thus, the frequency of incidence of the "H" bits is higher than the frequency of incidence of the "L" bits in the output of the parallel data control section 2 resulting in that the total amount of the currents flowing through the signal lines can be decreased.例文帳に追加

このため、パラレルデータ制御部２の出力は“Ｈ”のビットの発生頻度が“Ｌ”のビットの発生頻度より高くなり、信号線を流れる電流の総量が少なくなる。 - 特許庁

An exclusive image data bus VD [7:0] is used for 8 bits and an address bus ADRS [7:4] is used for remaining 4 bits as signal lines to be used for image transmission.例文帳に追加

この画像伝送に使用する信号ラインは、８ｂｉｔｓ分は専用の画像データバスＶＤ［７：０］を用い、残りの４ｂｉｔｓ分はアドレスバスのＡＤＲＳ［７：４］を利用する。 - 特許庁

Furthermore, ON bits are set packed from a temporally earlier or later direction in a signal in bits representing generated density data according to a slag.例文帳に追加

また、生成される濃度データ各々を表す複数ビットからなる信号の内、オンのビットを、フラッグに応じて、時間的に早い方向、あるいは、遅い方向から詰めて立てるような構成とした。 - 特許庁

First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加

第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁

In a general data format, the leading 32 bits are used as a reserved or system header, 2-bit control codes a1, a2 are arranged next, and the remaining 30 bits are random numbers.例文帳に追加

一般データフォーマットでは、先頭の３２ビットがリザーブドまたはシステムヘッダとして使用され、その次に２ビットの制御コードａ１，ａ２が配置され、残りの３０ビットが乱数とされる。 - 特許庁

Input image data consisting of a plurality of (n) bits inputted from outside via an interface means is converted into a plurality of (m) (m<n) bits, which are outputted to a display memory means to be stored there.例文帳に追加

外部よりインターフェース手段を介して入力される複数ｎビットの入力画像データを複数ｍ（ｍ＜ｎ）ビットに変換して、表示メモリ手段に記憶させるように出力する。 - 特許庁

The expected value has the number of the same bits as the data with the EDCs, and is an error detection value of a code sequence in which only corresponding bits when the order of the direction Q is matched are set to 1, and others are set to 0.例文帳に追加

期待値は、ＥＤＣ付きデータの同一ビット数であって、方向Ｑの順を対応づけたとき対応するビットのみを１、他を０とした符号列の誤り検出値である。 - 特許庁

The data mapping part 122 maps a symbol including S bits onto the non-interference subcarrier, maps a symbol that does not include S bits onto the other subcarrier and outputs the subcarrier to a pilot mapping part 123.例文帳に追加

データマッピング部１２２は、Ｓビットを含むシンボルを非干渉サブキャリアにマッピングし、また、Ｓビットを含まないシンボルをそれ以外のサブキャリアにマッピングし、パイロットマッピング部１２３に出力する。 - 特許庁

Data of 32 bits output from an output terminal CO of the core part 10 are passed to a CPU 1, and also passed to a selector 31 after compressed into 8 bits in a reduction part 28.例文帳に追加

一方、コア部１０の出力端子ＣＯから出力される３２ビットのデータは、ＣＰＵ１に与えられると共に、縮退部２８で８ビットに圧縮されてセレクタ３１に与えられる。 - 特許庁

The modulator creates two separate pulse streams (one pulse stream comprising odd number of bits and the other comprising even number of bits of the data stream) using a half pulse generator.例文帳に追加

この変調器は、２つの別個のパルスストリーム（一方のパルスストリームは、奇数ビットからなり、他方のパルスストリームはデータストリームの偶数ビットからなる）を、２分の１パルスジェネレータを使用して生成する。 - 特許庁

When the number of encoded bits exceeds the number of designated bits that can be used for encoded data, a repetitive rate control loop controls the quantization parameter and a quantization step size.例文帳に追加

繰り返しのレート制御ループが、符号化されるビット数が符号化されるデータに利用可能な指定のビット数を超えると、量子化パラメータおよび量子化ステップサイズを調節する。 - 特許庁

On the basis of the an operated bit stuffing (bit unstuffing) position, bits are inserted (deleted) and on the basis of the cumulative value of the number of overflowing (compressed) bits, the ranger of parallel data to be outputted is determined.例文帳に追加

演算されたきビットスタッフィング（ビットアンスタッフィング）位置に基づきビットを挿入（削除）し、あふれ（縮み）ビット数の累積値に基づき出力すべきパラレルデータの範囲を決定する。 - 特許庁

Transmission data, n rows by m columns, are transmitted, in such a manner that vertical parity bits as to the horizontal parity bits of each row are added to at least one of n rows.例文帳に追加

ｎ行×ｍ列の送信データは、その各行についての水平パリティビットについての垂直パリティビットがそのｎ行の内の少なくとも１行に付加されて送信される。 - 特許庁

To provide a data receiving circuit capable of enhancing the response performance until received transmission data are outputted in a transmission system wherein the transmission data comprising user information in a prescribed number of bits and synchronizing information are transmitted in units of the prescribed number of bits.例文帳に追加

所定ビット数のユーザ情報と、同期情報とから構成される伝送データが、所定ビット数を単位として伝送される伝送システムにおいて、受信した伝送データの出力までの応答性能を向上させることができるデータ受信回路を提供する。 - 特許庁

The trace circuit includes: a storage part (32) capable of storing the trace data; and an effective bit retrieval circuit (36) retrieving effective bits of the trace data, and making only the effective bits of the trace data be output to the emulator based on a retrieval result thereof.例文帳に追加

上記トレース回路は、トレースデータを記憶可能な記憶部（３２）と、上記トレースデータの有効ビットを検索し、その検索結果に基づいて上記トレースデータのうち、有効ビットのみを上記エミュレータに出力させる有効ビット検索回路（３６）とを含む。 - 特許庁

When new data is written to a register circuit 1, noise protection is performed by reading data including redundant bits stored in the register circuit 1, performing parity check based on the redundant bits concerned and permitting write of new data only when the check result is normal.例文帳に追加

レジスタ回路１に対する新しいデータの書き込み時、レジスタ回路１に記憶された冗長ビットを含むデータを読み出し、当該冗長ビットに基づくパリティチェックを行い正常時のみ新しいデータの書き込みを許可することで、ノイズに対するプロテクトを行う。 - 特許庁

When there is a read request from an external module and the remaining number of data stored in the M-bit buffer is smaller than n bits, control for replenishing data from the memory to the M-bit buffer is made, and the pointer is updated so that the remaining number of data becomes larger by m bits.例文帳に追加

外部モジュールからの読み出し要求があり、Ｍビットバッファに格納されるデータの残量がｎビットより少ないとき、メモリからＭビットバッファにデータを補充する制御を行い、前記データの残量がｍビット多くなるようにポインタを更新する。 - 特許庁

Then, a multiplexer 15 selects to output the data value '0' to a master latch 16 of the TIER register 14 with regard to the bits in which the data value is set in '0' by the CPU 11 and to output the hold data of a slave latch 17 with regard to the rest of the bits.例文帳に追加

すると、マルチプレクサ１５は、TIERレジスタ１４のマスタラッチ１６に対して、ＣＰＵ１１によりデータ値が“０”にセットされたビットについてはそのデータ値“０”を出力し、それ以外のビットについてはスレーブラッチ１７の保持データを出力するように選択する。 - 特許庁

In this case, the first time use is judged based on non-use judgment data 3 set to the prescribed address of the memory 8 and the number of the constitution bits of the non-use judgment data 3 is made larger than the number of the constitution bits of the incorrect operation judgment data 2.例文帳に追加

ここで、前記初回使用の判断は、当該メモリ８の所定アドレスにセットされた未使用判断データ３に基づいて成され、且つ、当該未使用判断データ３の構成ビット数は前記不正操作判断データ２の構成ビット数より多くした。 - 特許庁

And when an address of data bits constituting the ECC code generated initially is specified at the time of last write-in for the memory cells at the time of burst write, a parity bit generated initially is updated based on write data written lastly and held data bits.例文帳に追加

そして、バーストライト時におけるメモリセルへの最後の書き込み時に、初回に生成されたＥＣＣコードを構成するデータビットのアドレスが指定されると、最後に書き込まれるライトデータと、保持されたデータビットをもとに初回に生成されたパリティビットを更新する。 - 特許庁

Since an interlace processing task 42 is simply required to read out scan data of even bits from the even interlace memory 24 and odd bits of scan data from the odd interlace memory 26 at the time of generating print image data, interlace processing can be carried out quickly.例文帳に追加

インタレース処理タスク４２は、印刷イメージデータを生成するのにあたり、偶数ビットのスキャンデータを偶数用インターレースメモリ２４から読み出し、奇数ビットのスキャンデータを奇数用インターレースメモリ２６から読み出すだけですむので、インタレース処理を迅速に行うことができる。 - 特許庁

To efficiently conduct 2-way transmission of data of a 720P signal in number of quantization bits, 10 bits or more or data resulting from attaching a Key signal data sequence to the 720P signal to minimize number of optical signal cables.例文帳に追加

１０ビット以上の量子化ビット数を有した７２０Ｐ信号を成すデータもしくはそれにＫｅｙ信号データ系列が付随するデータに基づく光信号の双方向伝送を、光信号ケーブルの数を最小限に抑えるべく効率良く行えるものとする。 - 特許庁

The signal phase converter 104 creates phase information Ipm for obtaining phase modulating signals corresponding to data A of (m+1) bits that are converted from data M (multi-valued signals of n-ary) of m bits obtained by grouping the data Din into m bits and changed in value for each one clock, and outputs a control voltage Vct that is furthermore converted from the phase information Ipm.例文帳に追加

信号位相変換器１０４は、データＤinをｍビット毎に区切って得られたｍビットのデータＭ（ｎ値の多値信号）を変換した、１クロック毎に値が変化したｍ＋１ビットのデータＡに対応した位相変調信号を得るための位相情報Ｉpmを生成し、この位相情報Ｉpmをさらに変換した制御電圧Ｖctを出力する。 - 特許庁

To improve the compressibility by re-encoding encoded data represented in a data form of a continuous number code part indicating the number of the same continued data like pack-bits encoded data, a data part indicating the data and a continuous number code part indicating the number of different continued data streams and a data part indicating said different data streams into the same data form without decoding processing.例文帳に追加

パックビッツ符号化データの如く、同じデータの連続数を示す連続数コード部と前記データを示すデータ部、及び、異なるデータ列の連続数を示す連続数コード部と前記異なるデータ列を示すデータ部のデータ形式で表現される符号化データを、復号処理することなく、同じデータ形式に再符号化し、圧縮率を向上させる。 - 特許庁

In quantization for obtaining data on each recording head, recorded data of a large dot (5 pl) is defined as data having 2 bits per one pixel, and recorded data of a medium and small dot (2 pl and 1 pl) is defined as data including 1 bit per one pixel.例文帳に追加

各記録ヘッドのデータを得るための量子化において、大ドット（５ｐｌ）の記録データを１画素当りのビット数が２ビットのデータとし、中、小ドット（２ｐｌ、１ｐｌ）の記録データを１画素当りのビット数が１ビットのデータとする。 - 特許庁

A data judgment part 2 compares all the bits of data with data included in the previously received instruction signal whenever the instruction signal is received when confirmation of frame LOCK is completed and judges whether or not the data continuously matches to the data included in the instruction signal for twice.例文帳に追加

データ判定部２は、フレームＬＯＣＫの確認が完了すると、指令信号を受信する度に、データの全ビットを前回受信した指令信号に含まれるデータと比較し、データが２回連続して一致するかを判定する。 - 特許庁

A carry up probability after adding the random number becomes high corresponding to the value of the decimal (m-n) bits of the input data to be rounded, and the rounding processing to n bits is executed while keeping the pseudo gradation of the m-bit input data.例文帳に追加

丸められる入力データの小数部（ｍ−ｎ）ビットの値に応じて乱数加算後の繰り上がり確率が大きくなり、ｍビットの入力データの階調性を擬似的に保持したままｎビットに丸め処理することができる。 - 特許庁

Upon receiving 10 bit gray scale data, a binarizing section 103 divides the gray scale data in time series into most significant 8 bits and least significant 2 bits which are then binarized separately before being outputted to a thermal head 108.例文帳に追加

２値化部１０３は、１０ビットの階調データを入力すると、階調データを上位の８ビットと下位の２ビットとに時系列的に分けて、上位の８ビットと下位の２ビットとを別々に２値化し、サーマルヘッド１０８へ出力する。 - 特許庁

The transitional trigger becomes the load timing of the next number of status bits, is inputted in an SNL status management block 100, outputs the next SNL status data and performs data loading of the next number of SNL status bits by an SNL status selector 1.例文帳に追加

移行トリガは次のステータスビット数のロードタイミングとなると共に、ＳＮＬステータス管理ブロック１００に入力し、次ＳＮＬステータスデータを出力しＳＮＬステータスセレクタ１により次ＳＮＬステータスビット数のデータロードを行う。 - 特許庁

The second conversion section 20 compares the dense reference voltages Vrf outputted at the interval of nLSB in the lower-order bits with an input analog signal Vin to produce data with the precision of 1LSB in the lower-order bits by carrying out data interpolation.例文帳に追加

第２変換部２０は、下位ビットのｎＬＳＢ刻みで出力される密な基準電圧Ｖｒｆと入力アナログ信号Ｖｉｎを比較し、データ補間を行うことによって下位ビットの１ＬＳＢの精度を有するデータを生成する。 - 特許庁

The read-only area is divided into an actual data area wherein the N bits constituting the access unit include only the actual data and an error detection code area wherein the N bits constituting the access unit include only the error detection code.例文帳に追加

読み出し専用領域は、アクセス単位を構成するＮビットが実データのみを含む実データ領域と、アクセス単位を構成するＮビットが誤り検出符号のみを含む誤り検出符号領域とに区分されている。 - 特許庁

The left shift 102 searches code words corresponding to the symbol data decoded by the decoder 104 and code words succeeding the added bits bys shifting N bits of data outputted from the decoder 104 to the left.例文帳に追加

また、左シフト部１０２は、全シンボル生成デコーダ１０４からのデータをＮビット分左シフトすることによって、全シンボル生成デコーダ１０４で復号化されたシンボル・データに対応する符号語と付加ビットに後続する符号語を頭出する。 - 特許庁

The system can encode 5 data bits for both I and Q with the capability for changing codes to be transmitted using the code of a modulator 16, and also can encode in all 10 data bits per code symbol.例文帳に追加

変調器１６コードを用いて伝送されるコードの符号を変化させる能力によってＩおよびＱ両方で５のデータビットをエンコードすることができ、全部で１０のデータビットをコードシンボルあたりエンコードすることができる。 - 特許庁

To enable serial transmission of a data sequence for forming a 720P signal, in which the number of quantizing bits is 10 bits or more or, and a Key signal data sequence regarding it to be suitably realized by utilizing the existing circuit constituting element.例文帳に追加

量子化ビット数を１０ビット以上とする７２０Ｐ信号を成すデータ系列とそれに関連するＫｅｙ信号データ系列とのシリアル伝送を、既存の回路構成要素を利用して、適切に実現することができるものとする。 - 特許庁

The A/D converter 100 includes: a reference voltage generating section 30 for generating a reference voltage; a first conversion section 10 for generating data for higher-order bits; a second conversion section 20 for generating data for lower-order bits; and a composite circuit 32.例文帳に追加

ＡＤコンバータ１００は、基準電圧を生成する基準電圧生成部３０と、上位ビットのデータを生成する第１変換部１０と、下位ビットのデータを生成する第２変換部２０と、合成回路３２を備える。 - 特許庁

A data arrangement section 801 calculates a cycle of inserting data of TrCH2 to data of TrCH1 from the number of bits in the data of TrCH2 inputted from a rate matching processing section 103, inserts the data of the TrCH2 to the data of TrCH1 in the determined cycle and multiplexes both the data.例文帳に追加

データ配列部８０１は、レートマッチング処理部１０３より入力するＴｒＣＨ２のデータのビット数より、ＴｒＣＨ２のデータをＴｒＣＨ１のデータに挿入する周期を算出し、求めた周期にてＴｒＣＨ２のデータをＴｒＣＨ１のデータに挿入して多重化する。 - 特許庁

When the ECC function is checked, pseudo-errors are generated by a data inversion circuit which inverses the prescribed bits of data read from the storage device.例文帳に追加

ＥＣＣ機能を確認する際には、記憶装置からの読み出しデータの所定ビットを反転するデータ反転回路により擬似的なエラーが生じる。 - 特許庁

In addition, in the channel data transmission method, the channel data preferably has at least the number of bits which is the same as the total number of the plurality of control object devices.例文帳に追加

また、好ましくはチャンネルデータが、少なくとも複数の制御対象装置の総数と同じ数のビット数を有するチャンネルデータ伝送方法とする。 - 特許庁