「drain process」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Thus, the dispersion of the drain current IDS1 of the FET 1 due to the manufacture process is compensated by a gate bias circuit 20.例文帳に追加

このため、製造プロセスに起因するＦＥＴ１のドレイン電流ＩＤＳ１のばらつきをゲートバイアス回路２０によって補償することが可能になる。 - 特許庁

To provide a method for treating a drain containing heavy metals, which completes less costly and a simple and rapid treatment process for making the heavy metals harmless.例文帳に追加

低コストで簡易かつ迅速に重金属の無害化処理を完了することのできる重金属を含む排水の処理方法を提供する。 - 特許庁

Then using the gates and the upper electrodes as a mask, a source/drain 120, a channel region 122 and a lower electrode 119 are formed by an ion-doping process.例文帳に追加

次に、ゲートおよび上部電極をマスクとして、ソース／ドレイン１２０、チャンネル部分１２２および下部電極１１９が、ドーピングにより形成される。 - 特許庁

In a principal process, the charge storage film and memory gate electrode are formed after ion implantation D01 for forming the memory source-drain region SDm is carried out.例文帳に追加

本工程では、メモリソース・ドレイン領域ＳＤｍを形成するためのイオン注入Ｄ０１を施した後に、電荷蓄積膜とメモリゲート電極とを形成する。 - 特許庁

The method has a process for implanting a prescribed amount of phosphor onto a semiconductor substrate, performing heat treatment for diffusing phosphor, and forming a source-drain diffusion layer; and a process for implanting a prescribed amount of halogen element or smaller into the source-drain diffusion layer, and performing heat treatment for diffusing the halogen element in this order.例文帳に追加

半導体基板に所定量のリンを注入し次いでリンを拡散させる熱処理を行って、ソース・ドレイン拡散層を形成する工程と、ソース・ドレイン拡散層内に、所定量以下のハロゲン元素を注入し次いでハロゲン元素を拡散させる熱処理を行う工程とをこの順に有する。 - 特許庁

After a process, in which a cobalt silicide film 8 which covers a source/drain diffusion layer region 7 as well as a gate electrode 4 of a polycrystal silicon is formed, there are provided process where an impurity ion is implanted in the region between the source/drain diffusion layer region and a channel region, which is thermally processed to form an SD extension 61.例文帳に追加

多結晶シリコンのゲート電極４及びソース・ドレイン拡散層領域を７覆うコバルトシリサイド膜８を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してＳＤエクステンション６１を形成する工程を備える。 - 特許庁

To provide a method of manufacturing an NAND flash element, which reduces a plug forming process by overall etching and secures a process margin by reduction in thickness of an etching layer at the time of drain contact formation.例文帳に追加

全面エッチングによるプラグ形成工程を減らすことができ、ドレインコンタクト形成時にエッチング層の厚さ減少による工程マージンを確保することが可能なＮＡＮＤフラッシュ素子の製造方法を提供する。 - 特許庁

To provide an electric washing machine that can drain water without leaving any soapsuds while discharging water after the washing process and even if dehydration is started with soapsuds left over, can detect the remaining soapsuds and stop the dehydration process.例文帳に追加

洗濯行程後の排水時に泡を残さず排水することができ、また、泡を残したまま脱水を始めてしまっても、泡が残っていることを検知して脱水を中止することができる電気洗濯機の提供。 - 特許庁

To provide a method for cleaning in a paper making and screening process, having high safety and slight influence on drain, with which impurities of chemicals consisting essentially of a sizing agent in a screening process can be effectively removed.例文帳に追加

安全性が高く、排水への影響が少なく、かつ精選工程内のサイズ剤を主体とした各薬品の不純物を効果的に除去することのできる抄紙精選工程における洗浄方法を提供する。 - 特許庁

Etching of a semiconductor layer and formation of contact holes for connecting pixel electrodes with drain electrodes are performed in the same photolithography process and etching process when forming an element region on a substrate via a release layer.例文帳に追加

剥離層を介して基板上に素子領域を形成する際に、半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行う。 - 特許庁

An island of a TFT section is formed on a gate insulation film in the second PR process shown in a step S202 and thereafter a source electrode, drain electrode and drain bus line are formed by utilizing a halftone exposure method or two times exposing method to be described later.例文帳に追加

ステップＳ２０２に示す第２ＰＲ工程で、ゲート絶縁膜上にＴＦＴ部のアイランドを形成した上で、後述するハーフトーン露光法又は二回露光法を利用して、ソース電極、ドレイン電極及びドレインバスラインを形成する。 - 特許庁

In the fabrication process of an organic thin filter transistor, a water repellent pattern is formed on a source electrode and a drain electrode, organic semiconductor solution is introduced between the source electrode and the drain electrode and then the solvent is removed thus forming an organic semiconductor layer.例文帳に追加

ソース電極、ドレイン電極上に撥水パターンを形成した後に、ソース電極、ドレイン電極間に有機半導体溶液を導入し、溶媒を除去して有機半導体層を形成する、ことを特徴とする有機薄膜トランジスタの製造方法。 - 特許庁

To provide a drain pipe regeneration method which can complete a whole process within a tolerable time without interfering with the life of a resident while the resident lives as usual, and which can line a drain pipe irrespective of a vertical main pipe, a horizontal main pipe, and a branch pipe continuously by a single apparatus and a single method.例文帳に追加

人が住んでいる状態のまま、生活に支障を生じない許容時間帯の中で全工程を完了できること、排水管を縦主管、横主管、枝管の区別なく単一の装置と工法で連続してライニングできること。 - 特許庁

To provide an abrasive recovering device to efficiently recover abrasive particles for re-utilization from polishing process drain containing abrasive discharged from a CMP process used in a semiconductor manufacturing factory.例文帳に追加

半導体製造工場などで使用されるＣＭＰ工程から排出される研磨材を含有する研磨工程排水から、研磨材粒子を効率的に回収して再利用するための研磨材の回収装置を提供する。 - 特許庁

To provide an abrasive recovery device for recycling by efficiently recovering abrasive grains from polishing process drain containing abrasives drained from a CMP process used in a semiconductor manufacturing plant or the like.例文帳に追加

半導体製造工場などで使用されるＣＭＰ工程から排出される研磨材を含有する研磨工程排水から、研磨材粒子を効率的に回収して再利用するための研磨材の回収装置を提供する。 - 特許庁

An interlayer insulating layer 60 is formed and a 2nd patterning process is performed to define a source/drain contact hole 66, a data line contact hole 68, and a terminal contact hole 65.例文帳に追加

層間絶縁層６０が形成され、第２パターン化プロセスが実行されてソース／ドレインコンタクトホール６６、データ線コンタクトホール６８、及びターミナルコンタクトホール６５が画定される。 - 特許庁

To provide a thin-film semiconductor capable of forming a low resistance source-drain structure applicable for a miniaturized TFT by a low temperature process, and to provide a method of manufacturing the same.例文帳に追加

微細化ＴＦＴに適用が可能な低抵抗のソース・ドレイン構造を低温プロセスで形成可能な薄膜半導体及びその製造方法を提供すること。 - 特許庁

To efficiently remove cut chips stuck on a recessed part, a deep hole, or the like of a component subjected to cutting process and to drain water without using high pressure water or compressed air.例文帳に追加

切削加工した部品の凹部、深い穴等に付着した切削屑の除去と洗浄後の水切りを高圧水、圧縮空気を使用しないで効率よく実施する。 - 特許庁

To provide a process for fabricating an organic thin film transistor in which a source electrode and a drain electrode are formed easily on an organic semiconductor layer, and to provide an organic thin film transistor.例文帳に追加

簡易に有機半導体層上にソース電極およびドレイン電極を形成した有機薄膜トランジスタの製造方法および有機薄膜トランジスタを提供する。 - 特許庁

As a result, an off-leakage current, for example, generated between the gate electrode 12 and a source-drain region 13 is suppressed, establishing a manufacturing process that corresponds to an actual mass production.例文帳に追加

その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。 - 特許庁

To realize a manufacturing method of drain-extended transistor with the low possibility of high voltage breakdown, and to provide a transistor which does not need to have another step added to the present process.例文帳に追加

高電圧破壊の可能性が低いドレイン拡散トランジスタ、及び既存のプロセスに別のステップを付加する必要がないトランジスタの製造方法を実現すること。 - 特許庁

To provide a semiconductor integrated circuit device that can control a substrate voltage of an MOSFET without causing a drain current to depend upon a temperature or a process variation.例文帳に追加

ドレイン電流が温度依存性、プロセスばらつき依存性がないようにＭＯＳＦＥＴの基板電圧を制御可能な半導体集積回路装置を提供する。 - 特許庁

The semiconductor layer 14 becomes relatively thin nearby the end to suppress projection in the drying process, thereby preventing a source and a drain electrode from being disconnected.例文帳に追加

半導体層１４の端部近傍が相対的に薄くなることにより、乾燥工程での突起の発生を抑制することができ、ソース・ ドレイン電極の断線を防止できる。 - 特許庁

A silicide is generated in the source and drain regions of a silicon semiconductor layer, in a heating process where at least a part of the silicon semiconductor layer is crystallized.例文帳に追加

シリコン系半導体層の少なくとも一部を結晶化する加熱工程において、シリコン系半導体層のソース領域及びドレイン領域において、シリサイドを生成させる。 - 特許庁

To provide a bottom gate-bottom contact type thin film transistor which has a large ON current through an inexpensive printing process by burying a source and drain electrodes in a gate insulating film.例文帳に追加

ゲート絶縁膜にソース・ドレイン電極を埋め込むことにより、オン電流が大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを安価な印刷プロセスで提供する。 - 特許庁

To perform a rapid drain treatment process which can respond to load fluctuations without increasing the sludge treatment amount by the use of a flocculating agent, or the like, and makes a device compact.例文帳に追加

汚泥処理量を凝集剤等で増やすことなく、負荷変動にも対応しうる高速の排水処理が可能となり、かつ装置をコンパクト化することを課題とする。 - 特許庁

A contact layer 5 exposed between source/drain electrode wirings 7 is oxidized by anode formation process, forming an oxidized insulating film 9 comprising many holes in film-thickness direction.例文帳に追加

ソース・ドレイン電極配線７間に露出したコンタクト層５を陽極化成処理により酸化させ、膜厚方向に多数の孔を有する酸化絶縁膜９を形成する。 - 特許庁

To enable a semiconductor device, such as a MOS-FET (metal-oxide semiconductor-field effect transistor) having a small capacitance between a gate and a drain to be manufactured, through a simple process.例文帳に追加

単純な工程によりゲート−ドレイン間容量が小さいＭＯＳ−ＦＥＴ等の半導体装置を製造できる半導体装置の製造方法を提供する。 - 特許庁

A silicide is formed at least at a DRAM part, the entire surface of a source/drain region 10 of the transistor of a logic part, and the surface of gate 6 simultaneously, in the same process.例文帳に追加

少なくともＤＲＡＭ部及びロジック部のトランジスタのソース・ドレイン領域（１０）の全面及びゲート（６）表面に同一工程で同時にシリサイドを形成する。 - 特許庁

To provide a manufacturing method of a semiconductor device which can reduce the number of manufacturing processes by restraining re-diffusion of impurities from a source/drain region, and simplifying a process.例文帳に追加

ソース／ドレイン領域からの不純物の再拡散を抑制し、かつ、プロセスを簡略化して製造工程数を削減できる半導体装置の製造方法を提供する。 - 特許庁

In addition, a lift-off method without requiring an etching process for patterning a source electrode and a drain electrode of the pixel part, and source wiring extending in the terminal part is employed.例文帳に追加

さらには、画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニングにエッチング工程を必要としないリフトオフ方法を採用する。 - 特許庁

Further, the emitter electrode 114 can be formed together with the source electrode and drain electrode of a CMOS so that the production process can be simplified and the cost can be reduced.例文帳に追加

また、エミッタ電極１１４をＣＭＯＳのソース電極及びドレイン電極と共に形成することができるので、製造工程が簡素化し、コストダウンを図ることができる。 - 特許庁

Subsequently, an impurity implanting process is performed, and the source region S and the drain region D of the thin film transistor are formed by selectively implanting impurities.例文帳に追加

続いて注入工程を行い、半導体薄膜２に不純物を選択的に注入して薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄを形成する。 - 特許庁

To improve throughput in a manufacturing process of a semiconductor device wherein impurity layers being a source or drain are provided on both the sides of a gate electrode on a semiconductor substrate.例文帳に追加

半導体基板上におけるゲート電極の両側にソース又はドレインとなる不純物層を備えた半導体装置の製造工程におけるスループットを向上させる。 - 特許庁

When the progress condition of the process is less than 90%, the washing water drained out of the water tank 23 is moved to an auxiliary tank 31 by driving the drain pump 30.例文帳に追加

工程の進行状況が９０％未満であると、排水のポンプ３０を駆動して補助タンク３１に水槽２３内から排水された洗濯水を移送する。 - 特許庁

The source and drain electrode sections are formed by successively etching an insulating film 13, an ohmic-contact source electrode and drain electrode layer 12, and a low- resistance diamond layer 11 which transmits carriers metallically and has a certain degree of doping concentration in one photolithography process after the diamond layer 11, source electrode and drain electrode layer 12, and insulating film 13 are successively formed on the diamond layer 10.例文帳に追加

ソース及びドレイン電極部は、高抵抗ダイヤモンド層１０の上にキャリアの伝導が金属的である程度のドーピング濃度を持つ低抵抗のダイヤモンド層１１と、オーミック接触性のソース電極及びドレイン電極層１２と、絶縁膜１３とが順次積層された後、一回のフォトリソグラフィにより順次エッチングされて形成されている。 - 特許庁

Thus, since a certain thickness of the second insulating film 106 is left at the upper part of the drain contact plug 104 during the overetching process for forming metal wiring 116, even if an unconformable part is generated between the drain contact plug 104 and the metal wiring 116, the loss of the drain contact plug 104 caused by an SF_6 gas acting as an etching gas is prevented.例文帳に追加

したがって、金属配線１１６を形成するオーバーエッチング工程時にドレインコンタクトプラグ１０４の上部に一定の厚さの第２絶縁膜１０６が残留しているので、ドレインコンタクトプラグ１０４と金属配線１１６との間に不整合部が生じた場合でも、エッチングガスのＳＦ_６ガスでドレインコンタクトプラグ１０４が損失するのを防ぐ。 - 特許庁

In this manufacturing method for obtaining the semiconductor device, a low-resistance region in an N-type polycrystalline silicon resistor is formed simultaneously by a process for forming the source and drain of an NMOS transistor, and the low-resistance region in the P-type polycrystalline silicon resistor is formed simultaneously by a process for forming the source and drain of a PMOS transistor region.例文帳に追加

これを得る製造方法においては、ＮＭＯＳトランジスタのソース、ドレインを形成する工程で同時にＮ型多結晶シリコン抵抗体内の低抵抗領域を形成し、また、ＰＭＯＳトランジスタ領域のソース、ドレインを形成する工程で同時にＰ型多結晶シリコン抵抗体内の低抵抗領域を形成するようにした。 - 特許庁

In this case, the semiconductor layer, the data line and the drain electrode or the pixel electrode are patterned using a photosensitive film pattern obtained by exposing and developing a photosensitive film in the exposure process of a photoetching step as a mask, and a boundary line of the gate electrode overlapping with the drain electrode is arranged to be perpendicular to the scanning direction of exposure for the photosensitive film in the exposure process.例文帳に追加

この時、半導体層、データ線及びドレイン電極又は画素電極は、フォトエッチング工程の露光工程で感光膜を露光及び現像した感光膜パターンをエッチングマスクにしてパターニングし、ドレイン電極と重畳するゲート電極の境界線を、露光工程で感光膜を露光するスキャニング方向に対して直交して配置する。 - 特許庁

Under cut of a passivation insulating layer generated, for to remove the aluminum layer in an opening part on a drain electrode, is dissolved by the addition of a manufacturing process widening the opening part, by adopting the source-drain wiring comprising lamination of a heat-resistant metal layer and the aluminum layer.例文帳に追加

耐熱金属層とアルミニウム層との積層よりなるソース・ドレイン配線を採用し、ドレイン電極上の開口部内のアルミニウム層を除去して生じたパシベーション絶縁層のアンダカットを、前記開口部を拡大する製造工程の追加で解消する。 - 特許庁

To provide a process for fabricating a thin film transistor in which alignment precision of a gate electrode, a source electrode and a drain electrode is enhanced without using an expensive deposition lift-off step, and overlap of the source electrode and drain electrode is reduced for the gate electrode.例文帳に追加

蒸着リフトオフという高価な工程を使用せずに、ゲート電極、ソース電極およびドレイン電極の位置合わせ精度を向上させ、ゲート電極に対するソース電極およびドレイン電極の重なりを小さい薄膜トランジスタ製造方法の提供。 - 特許庁

A source electrode 50S and a drain electrode 50D are provided, in contact with the crystallized film 42, thereby preventing the oxide semiconductor film 40 from being etched, when etching the source electrode 50S and the drain electrode 50D during a manufacturing process.例文帳に追加

ソース電極５０Ｓおよびドレイン電極５０Ｄを結晶化膜４２に接して設けることにより、製造工程においてソース電極５０Ｓおよびドレイン電極５０Ｄをエッチングする際に酸化物半導体膜４０がエッチングされてしまうことを抑える。 - 特許庁

Even when a source bus line or a drain wiring line in the data wiring layer 20 is short-circuited to the metal wire 31 through a conductive foreign matter or the like depositing in a manufacturing process, electric connection between the source bus line and the drain wiring line can be cut or prevented by the discontinuity 32.例文帳に追加

データ配線層２０のソースバスラインまたはドレイン配線と金属線３１とが、製造工程で付着した導電性異物などを介して短絡した場合にも、切れ目３２によりソースバスラインとドレイン配線との電気的接続が切断ないし阻止される。 - 特許庁

The method comprises a process for forming a dummy gate on a semiconductor substrate, a process for forming a source/drain diffusion region by introducing impurities in the semiconductor substrate using the dummy gate as a mask, a process for forming an insulating film around the dummy gate, a process for forming an opening by removing the dummy gate, and a process for forming a gate electrode in the opening via a gate insulating film.例文帳に追加

半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。 - 特許庁

The manufacturing method of a subquatermicron gate FET comprises a process for simultaneously forming a source electrode 7a, a drain electrode 7b and an exposure criterion metal film on a semiconductor substrate 1 and a process for forming a gate electrode 10 on the substrate 1 with the exposure criterion metal film as the criterion.例文帳に追加

半導体基板１上にソース電極７ａとドレイン電極７ｂと露光基準金属とを同時に形成する工程と、露光基準金属を基準として半導体基板１上にゲート電極１０を形成する工程とを備える。 - 特許庁