「drain process」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To obtain a high drive current by forming a fine channel and shallow source and drain of nm order size by utilizing a heavily doped silicon layer of a source and drain junction without separate lithographic process as a diffusion source and increasing an effective width of the channel in the same area.例文帳に追加

別途のリソグラフィ工程なしにソース及びドレイン接合部の高不純物濃度のシリコン層を拡散源として利用してｎｍ大きさの微細チャネルと浅いソース及びドレインを形成すること、また同じ面積内でチャネルの実効幅を増加させることによって高い駆動電流を得ること。 - 特許庁

In a salicide process, a means for suppressing the progress of salicide reaction in the source drain diffusion layer of the memory transistor is adopted and, thereafter, a metal film is deposited to cause the salicide reaction.例文帳に追加

サリサイド工程において、メモリトランジスタのソース・ドレイン拡散層におけるシリサイド反応の進行を抑制する手段を講じてから、金属膜を堆積してシリサイド反応を起こさせる。 - 特許庁

The solid is separation-generated by a solid generator 33 through a dewatering process from the washing drain water with which the molten slag containing flyash drawn out from a slag chute 27 is washed.例文帳に追加

スラグシュート２７から導出される飛灰を含んだ溶融ガスを洗浄した洗浄排水から脱水工程を経て固形分生成装置３３により固形物を分離生成する。 - 特許庁

To prevent short circuiting between a gate electrode and a source electrode, in a process of forming gate section and an active section of a trench lateral power MOSFET where an extended drain region is formed in a trench.例文帳に追加

拡張ドレイン領域をトレンチ内部に形成したトレンチラテラルパワーＭＯＳＦＥＴのゲート部と活性部を形成する工程において、ゲート電極とソース電極との短絡を防止する。 - 特許庁

To provide a field effect transistor structure which has a reduction in the overlap capacitance between a gate electrode and source/drain regions and in the resistance of a channel coupling that is set by a manufacturing process.例文帳に追加

ゲート電極とソース／ドレイン領域の間のオーバラップ容量を低減し製造プロセスにより設定されるチャネル連結部の抵抗も低減した電界効果トランジスタ構造を提供する。 - 特許庁

To provide a semiconductor device in which the channel formation region can be thinned without adversely affecting a source region and a drain region through a simple process, and a method for manufacturing the semiconductor device.例文帳に追加

簡単な工程でソース領域及びドレイン領域に悪影響を与えることなくチャネル形成領域の薄膜化が可能な半導体装置及びその作製方法を提供する。 - 特許庁

To solve the problem easy to generate bench cut of a subsequent pixel electrode and contact unstability in a contact forming process in five mask processes and four mask processes, when using an aluminum layer for source/drain wiring.例文帳に追加

ソース・ドレイン配線にアルミニウム層を用いると、５枚マスク・プロセスと４枚マスク・プロセスにおいてコンタクト形成工程では後続の絵素電極の段切れやコンタクト不安定が発生し易い。 - 特許庁

To suppress increase in junction depth of source and drain diffusion layers connected to a second storage node electrode via an embedded strap in a high-temperature process, after forming the buried strap.例文帳に追加

埋込みストラップ形成後の高温工程における、埋込みストラップを介して第２ストレージノード電極に接続したソース／ドレイン拡散層の接合深さの増加を抑制すること。 - 特許庁

To disclose an overflow drain structure in an amplification type solid-state image pickup device which prevents variations in manufacturing process from substantially influencing transfer characteristics and overflow characteristics of signal charge.例文帳に追加

増幅型固体撮像素子において、製造工程でのばらつきが信号電荷の転送特性、及びオーバーフロー特性に大きく影響しないオーバーフロードレイン構造を開示する。 - 特許庁

To provide a thin-film transistor allowing a miniaturization process to be applied while reducing contact resistance between an organic semiconductor layer and a source electrode/drain electrode, and having an excellent characteristic.例文帳に追加

有機半導体層とソース電極／ドレイン電極との間のコンタクト抵抗を図りながらも微細化プロセスの適用が可能でかつ良好な特性を有する薄膜トランジスタを提供する。 - 特許庁

The drain discharge process ST6 draws the packing 73 inside to form a gap between the main body 48 and the door 49 to discharge the condensed water from the gap outside.例文帳に追加

ドレン排出工程ＳＴ６では、前記パッキン７３を引き込んで処理槽本体４８と扉４９との間に隙間を形成し、この隙間から蒸気の凝縮水を外部へ排出する。 - 特許庁

The NiSi film 42 is formed on gate electrodes 12, 22 and source-drain regions 14, 24 of both a p-MOS transistor 10 and an n-MOS transistor 20 (silicide film forming process).例文帳に追加

Ｐ−ＭＯＳトランジスタ１０およびＮ−ＭＯＳトランジスタ２０双方のゲート電極１２，２２およびソース・ドレイン領域１４，２４上にＮｉＳｉ膜４２を形成する（シリサイド膜形成工程）。 - 特許庁

Next, an upper potion of the polysilicon film 5 that is to be gate electrodes 6, 7 is exposed, and for areas that are to be source and drain portions, the insulating film is left using CMP or an etchback process (ST16).例文帳に追加

次に、ＣＭＰもしくはエッチバック法を用いて、ゲート電極６、７となるポリシリコン膜５の上部を露出させ、ソース及びドレイン部分となる領域は絶縁膜を残す（ＳＴ１６）。 - 特許庁

To achieve the feed stabilization of a substrate by preventing the generation of jamming or meandering even in a low rigidity thin substrate or a substrate having a projected curl (a curl toward a rear surface) in a drain process.例文帳に追加

液切り工程において、薄板の低剛性基板や凸カール（下面側へのカール）を有する基板においても、ジャムや蛇行等の発生を防止し基板搬送の安定を図る。 - 特許庁

The cleaner 10 is of such a vertical type that a cleaning liquid fed from an inlet 14 flows up in a narrow space of a cleaning process chamber 12 and drains from a drain 16.例文帳に追加

洗浄装置１０は、縦型であり、導入部１４より導入された洗浄液が洗浄処理容器１２の狭い空間部内を上方に流れ、排出部１６より排出される。 - 特許庁

This method is provided with a process for removing an etching damaged layer 11 which occurs in a source/drain formation region when dry- etching the first thick oxide film 9 of the high breakdown strength MOS transistor.例文帳に追加

高耐圧ＭＯＳトランジスタの厚い第１の酸化膜９をドライエッチングする際にソースドレイン形成領域に発生したエッチング・ダメージ層１１を除去するための工程を設ける。 - 特許庁

To enhance the overflow drain function and the gettering capacity required for the substrate performance by suppressing impurity diffusion due to high-temperature heat treatment, without complicating the manufacturing process.例文帳に追加

高温熱処理による不純物拡散を抑制することにより、基板性能に要求されるオーバーフロードレイン機能とゲッタリング能力を向上できて、製造工程も複雑化しない。 - 特許庁

In the formation process of a source electrode 15 and a drain electrode 16, only an electrode film 19 is removed so that any level in difference can be prevented from being generated between a semiconductor layer 14 and the electrodes 15 and 16.例文帳に追加

ソース電極１５とドレイン電極１６の形成工程では、電極膜１９のみを除去するだけなので、半導体層１４と電極１５，１６との間に段差は生じない。 - 特許庁

To provide a thin-film transistor suppressing damage to an active layer in forming source and drain electrodes while a process for manufacturing the thin-film transistor can be simplified, and to provide a method for manufacturing the thin-film transistor.例文帳に追加

ソース・ドレイン電極形成時の活性層へのダメージを抑制するとともに、製造工程の簡略化を図ることが可能な薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory device in which increase in contact resistance of source-drain is suppressed and the difference in amount of signal for discriminating between data "0" and data "1" is increased, and to provide its fabrication process.例文帳に追加

ソース・ドレインの接触抵抗の増大を抑制し、データ“０”とデータ“１”とを区別する信号量の差が大きい半導体記憶装置およびその製造方法を提供する。 - 特許庁

This method comprises: a process of coating an element isolation region and at least a part of an element region adjacent to the element isolation region by a resist layer; and a process of completely removing the oxide film on the source and drain regions and on the gate electrode by acidification or anisotropic etching.例文帳に追加

素子分離領域及び少なくとも素子分離領域に隣接した素子領域をレジスト層で覆う工程と、ソース、ドレイン領域及びゲート電極上の前記酸化膜を酸処理及び異方性エッチングにより完全に除去する工程を有する。 - 特許庁

Then, in a photolithographical process, element isolation formation of the thin film semiconductor layer and formation of video signal wiring and a drain electrode are conducted simultaneously by a single photolithographical process by using a photomask capable of modulating the quantity of exposed light of a channel area of a thin film transistor element.例文帳に追加

その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で同時に形成する。 - 特許庁

The device comprises a buffer having data and addresses where the data are stored and collects storage instructions related to one process or more, and buffer control for always performing drain processing of the storage instructions related to the first process from the buffer before the buffer collects storage instructions related to a second process.例文帳に追加

上記課題を解決するため、本発明は、データ及び該データが格納されるアドレスを有し、１以上のプロセスに係るストア命令を収集するバッファと、第１プロセスに係るストア命令を、前記バッファが第２プロセスに係るストア命令を収集する前に前記バッファから常にドレイン処理するバッファ制御とから構成されることを特徴とする装置を提供する。 - 特許庁

On the other hand, in a case of YES, the drain valve 7 is closed, the boiler water return valve 8 is opened to return the boiler water to a water supply line through a reflux line 5 (S3), and a process is returned to the step S1.例文帳に追加

一方、上記答が肯定（Ｙｅｓ）の場合は、排水弁７を閉弁し、ボイラ水返送弁８を開弁し、還流ライン５を介してボイラ水を給水ラインに戻し（Ｓ３）、ステップＳ１に戻る。 - 特許庁

To provide a wet processing technique in the cleaning and drying process of a semiconductor substrate wafer easy of drain disposal, by suppressing the cohesion of foreign matter or impurities on the main surface of a semiconductor substrate wafer.例文帳に追加

半導体基板ウェハ主面での異物や不純物の凝集を抑制し、排水処理も容易な半導体基板ウェハの洗浄及び乾燥工程におけるウェット処理技術を提供する。 - 特許庁

To provide a displaying device having high reliability which prevents diffusing from an aluminum element to a polysilicon layer in a heating process when using an aluminum conductive layer to a source-drain electrode contacting a low-temperature polysilicon, and avoids the occurrence of a displaying failure.例文帳に追加

低温ポリシリコンと接するソース・ドレイン電極にアルミニウム系導電層を用いた場合の加熱工程でのポリシリコン層へのアルミニウム元素の拡散を防止し、表示不良の発生を回避する。 - 特許庁

To provide a method for manufacturing a semiconductor device, the method enhancing design flexibility for wiring, generating hardly a problem when forming a contact part connected to a gate electrode and a source/drain area, and being suitable for a refining process.例文帳に追加

配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。 - 特許庁

To provide an organic semiconductor device free from damages to an organic semiconductor layer having proper on/off ratio regardless of the presence of a source/drain electrode formed through etching process.例文帳に追加

エッチングによりソース・ドレイン電極を形成しても、有機半導体層が損傷を受けることなく、良好なオン／オフ比を示す有機半導体装置、及びその製造方法を提供することを目的とする。 - 特許庁

In the field effect transistor having a semiconductor layer formed by a coating process, a source electrode and/or a drain electrode are disposed at a recess of a gate insulation film.例文帳に追加

塗布プロセスにより形成される半導体層を持つ電界効果トランジスタにおいて、ソース電極及び／又はドレイン電極が、ゲート絶縁膜の凹部に配置されていることを特徴とする電界効果トランジスタ。 - 特許庁

To solve a problem that an etching process have to be divided in two when via holes are formed on a source and a drain on which a metal silicide film is formed and on a photodiode on which no metal silicide film is formed.例文帳に追加

金属シリサイド膜が形成されたソース及びドレイン上、及び金属シリサイド膜が形成されていないフォトダイオード上にビアホールを形成する際に、エッチング工程を２回に分けなければならない。 - 特許庁

When a shortcircuit part is generated between the storage capacitance electrode 6 and the drain bus line 2 in the manufacturing process, the shortcircuit part is not cut by using a laser but the connection part 11 is cut.例文帳に追加

そして、製造過程において、蓄積容量電極６とドレインバスライン２との間に短絡部が発生した場合には、レーザを用いて短絡部を切断するのではなく、連結部１１を切断する。 - 特許庁

To provide a semiconductor device which can raise the Vth at the lower portion of a fin and can constrain leak current by a sub-channel between the source region and the drain region, and to provide its fabrication process.例文帳に追加

フィン下部でのＶthの上昇が得られると共に、サブチャネルによるソース領域とドレイン領域との間のリーク電流を抑えることを可能とした半導体装置及びその製造方法を提供する。 - 特許庁

The divided source wiring layer is electrically connected via a conductive layer formed by the same process as for source and drain electrode layers on a gate insulating layer via an opening (contact hole).例文帳に追加

分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 - 特許庁

After radioactive oxides and other substances that adhere and remain inside such equipment as a heat exchanger 4 in the cooling line and inside the piping are removed by being reduced and washed away in the previous process, they are drained to a drain tank 5.例文帳に追加

これにより冷却系統内の熱交換器４等の機器内や配管内に付着，残存した放射性の酸化物等を還元し洗い流すことにより除去した後ドレンタンク５にドレンする。 - 特許庁

Next, an ITO film in an amorphous state at normal temperatures is stacked on the gate insulating film and a data line and a drain electrode are formed by patterning in a wet etching process that utilizes a photosensitive film pattern.例文帳に追加

次に、ゲート絶縁膜上に常温で非晶質状態のＩＴＯ膜を積層して感光膜パターンを利用した湿式エッチング工程でパターニングして、データ線及びドレイン電極を形成する。 - 特許庁

When a threshold voltage of the reset transistor 2 rises due to the process variation, a threshold voltage of the transistor 8 also rises to reduce the output voltage of the source- follower circuit 10 and hence lower the reset drain voltage.例文帳に追加

プロセスばらつきによりリセットトランジスタ２のしきい値電圧が高くなるとトランジスタ８のしきい値電圧も高くなり、ソースフォロワ回路１０の出力電圧が減少してリセットドレイン電圧が低くなる。 - 特許庁

To provide an organic thin-film transistor and its manufacturing process, capable of improving the device characteristics by reducing the contact resistance occurring at a contact surface between the source/drain electrode and an organic semiconductor.例文帳に追加

ソース／ドレーン電極と有機半導体との間の接触面で発生する接触抵抗を減少させることで、素子特性を向上できる有機薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

Thereafter, the silicide process (including at least a kind of Ni, Ti, Co, Pd, Pt, and Er) is conducted to each gate electrode, source region and drain region of the n-channel MISFET and p-channel MISFET.例文帳に追加

その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化（Ni,Ti,Co,Pd,Pt,Erのうち少なくとも一種類を含む）を行う。 - 特許庁

To provide a display device capable of maintaining good on-characteristic, even if an oxidation treatment process is applied to a contact film, in a TFT in which a Cu alloy is used for a source/drain electrode.例文帳に追加

Ｃｕ合金をソース・ドレイン電極に用いたＴＦＴにおいて、コンタクト膜に対して酸化処理を施す場合であっても、良好なオン特性を維持する表示装置を提供することを目的とする。 - 特許庁

To form an electric field alleviating layer without adding a manufacturing process, while raising breakdown voltage of a LOCOS offset drain-type MOS transistor by alleviating an electric field of the LOCOS oxide film end.例文帳に追加

ＬＯＣＯＳオフセットドレイン型高耐圧ＭＯＳトランジスタのＬＯＣＯＳ酸化膜端の電界を緩和し耐圧を向上させると共に、電界緩和層を工程追加することなく形成する。 - 特許庁

To provide an organic field effect transistor for easily obtaining a structure suitable for both hole injection from a source electrode and electronic injection from a drain electrode, and for simplifying a manufacturing process.例文帳に追加

ソース電極からのホール注入、及び、ドレイン電極からの電子注入の双方に適した構造を容易に得ることができ、かつ、製造プロセスも簡単な有機電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor memory device with a simple fabrication process, in which an ohmic contact is formed between a drain region of a vertical transistor and a buried bit line, and a method for fabricating the same.例文帳に追加

垂直型トランジスタのドレイン領域と埋め込みビットラインとの間に抵抗接点（ohmic contact）を形成しつつも、その製造工程が簡単な半導体メモリ素子及びその製造方法を提供すること。 - 特許庁

The method has a first process for implanting impurities to at least a second portion and a third portion excepting a first portion of a crystalline semiconductor film 3 formed on a base 1, and a second process for forming a source and a drain in the second portion and the third portion, respectively.例文帳に追加

基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。 - 特許庁

To provide a thin-film transistor giving no damage to a semiconductor layer in a process for making conductivity of the semiconductor layer comprising an amorphous oxide including In, Ga, and Zn high, and in an etching process of a source electrode and a drain electrode, and to provide a liquid crystal display using the same.例文帳に追加

Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層の高導電率化工程やソース電極及びドレイン電極のエッチング工程において、半導体層にダメージを与えないような薄膜トランジスタ及びこれを用いた液晶表示装置を提供する。 - 特許庁

The process controller 13 is provided with an integrated inflow amount calculating function 31, a maximum inflow amount calculating function 33, an actual operation record holding function 35 for holding the actual control record information of the past trainfall, and a control information acquiring function 37 for providing the present storm sewage drain process control information.例文帳に追加

プロセスコントローラ１３は、積算流入量算出機能３１と、最大流入量算出機能３３と、過去の降雨の実績制御情報を保持する運転実績保持機能３５と、現在の降雨の排出過程制御情報を求める制御情報獲得機能３７と、を有している。 - 特許庁