「drain process」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

An etching profile in a superior tapered shape can be obtained without undercutting nor projection phenomenon by wet-etching an Mo/AlNd double film or an Mo/Al/Mo triple film as gate and source/drain wiring materials in a single process, and a dry etching process is excluded to make processes smooth for improved productivity, thereby lowering manufacturing costs.例文帳に追加

ゲート及びソース／ドレイン配線材料であるＭｏ／ＡｌＮｄ二重膜またはＭｏ／Ａｌ／Ｍｏ三重膜を単一工程でウェットエッチングして、アンダーカット及び突出現象なしに優秀なテーパ状のエッチングプロファイルを収得でき、ドライエッチング工程を排除することによって、工程を円滑にして生産性を向上させ、生産コストを低減できる。 - 特許庁

Fabrication process is simplified by forming a Co silicide layer 20 simultaneously on the surface of the gate electrode 7B, source, and drain (n^+-type semiconductor region 16) of an MISFET constituting a logic LSI, and on the surface of a polysilicon film 7 becoming the gate electrode of an MISFET for selecting the memory cell of a DRAM in a subsequent process.例文帳に追加

ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極７Ｂ、ソース、ドレイン（ｎ^＋型半導体領域１６）のそれぞれの表面と、後の工程でＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極となる多結晶シリコン膜７の表面とにＣｏシリサイド層２０を同時に形成することによって、製造プロセスの簡略化を実現する。 - 特許庁

A source and drain electrodes, video signal wiring, a gate electrode and a part of scanning signal wiring connected with the gate electrode are simultaneously formed by the identical material and process, and the part of the video signal wiring where it crosses with the scanning signal wiring is formed by the identical material and process with which a pixel electrode or reflection electrode is formed.例文帳に追加

ソース・ドレイン電極及び映像信号配線とゲート電極、及びゲート電極に接続する走査信号配線の一部を同一の材料と工程で同時に形成し、且つ映像信号配線が走査信号配線と交差する部分の映像信号配線を、画素電極若しくは反射電極を形成する材料と同一の工程で形成する。 - 特許庁

A process to form a reflection preventing film 12 on a semiconductor substrate 1 on which a silicon oxide film 7-1 covering the whole surface, a transfer electrode 8, and a silicon oxide film 7-2 coating the transfer electrode 8 are formed is operated prior to the process to form a source 32 and a drain 33 of an output transistor constituting an output part 30 by ion implantation.例文帳に追加

表面を全面的に覆うシリコン酸化膜７−１、転送電極８及びそれを被覆するシリコン酸化膜７−２が形成された半導体基板１上に反射防止膜１２を形成する工程の方を、イオン注入により、出力部３０を構成する出力トランジスタのソース３２及びドレイン３３を形成する工程よりも先に行う。 - 特許庁

The automatic ice making machine 10 repeats an ice making process for producing ice blocks in ice making cells in the state of holding a water dish 18 in a closing position and an ice removing process using an opening/closing mechanism 22 for tilting the water dish 18 toward an opening position to separate the ice blocks from the ice making cells and drain the water from the ice making water tank 20.例文帳に追加

自動製氷機１０は、水皿１８を閉成位置に保持した状態で製氷小室内に氷塊を生成する製氷工程と、開閉機構２２により水皿１８を開放位置に向けて傾動させて製氷小室から氷塊を離脱させると共に製氷水タンク２０内の水を排出する除氷工程とを繰り返す。 - 特許庁

To provide a semiconductor device containing a MOSFET wherein influence of thermal process is little, control of a threshold value is easy when micronization is advanced, and a source/drain region and a gate are constituted of mutually inverse conductivity type semiconductor, and a method of manufacturing the device.例文帳に追加

熱工程の影響を受け難く、微細化が進んでもしきい値の制御が容易に行なえる、ソース，ドレイン領域とゲートが互いに逆導電型の半導体で構成されるＭＯＳＦＥＴを含んだ半導体装置及びその製造方法を提供する。 - 特許庁

In a photolithography process, element isolation formation of a thin film semiconductor layer and formation of the video signal wiring and drain electrode are achieved simultaneously through single-time photolithography by using a photomask capable of modulating an exposure light quantity of a channel region of a thin film transistor element.例文帳に追加

その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と、映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で、同時に形成する。 - 特許庁

After a rubbing process in which the upper surface of a substrate 1 is rubbed from a source electrode 3 toward a drain electrode 4 has been performed the upper surface, is coated with the solution obtained by dissolving the organic semiconductor material composed of a polymer liquid crystal in the solvent composed of a low molecular liquid crystal to remove the solvent.例文帳に追加

基板１の上面をソース電極３からドレイン電極４に向けて擦るラビング処理を行った後、低分子液晶からなる溶媒に高分子液晶からなる有機半導体材料を溶解させた溶液を塗布して溶媒を除去する。 - 特許庁

In this reversing process, water W held in a drain groove 20 while the back panel 4 is opened in working condition is allowed to flow down gradually along a flange part 19 into the drip groove 22 to be collected in the drip groove 22, and consequently, the water W is prevented from dropping into the luggage room.例文帳に追加

その反転過程において、バックパネル４の展開使用状態で排水溝２０が保有していた水Ｗをフランジ部１９を伝わせながら徐々にドリップ溝２２に流下させてそのドリップ溝２２で捕集し、ラゲッジルームへの水Ｗの滴下を防ぐ。 - 特許庁

To provide a semiconductor device which allows bulky structures of a source and a drain to be formed in a MISFET with a gate electrode formed of a metallic material by a low-temperature process in the formation and can be manufactured efficiently, and a manufacturing method for the semiconductor device.例文帳に追加

金属材料で形成されたゲート電極を有するＭＩＳＦＥＴにおけるソース・ドレイン部のかさ上げ構造の形成において、その形成を低温プロセスで実現し、かつ効率よく製造できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a differential pressure/pressure transmitter quickly and easily performing draining work or degassing work without dismounting a pressure cell from a pressure takeout part of a process and without mounting a flange adapter or a drain ring, when perfoming the draining work or the degassing work.例文帳に追加

ドレン抜き作業やエア抜き作業を行う際、受圧器をプロセスの圧力取出部から外すことなく、またフランジアダプタやドレンリングを取付けることなくドレン抜き作業やエア抜き作業を迅速かつ容易に行うことができる差圧・圧力発信器を提供する。 - 特許庁

In the field effect transistor having a semiconductor layer formed by a coating process, the semiconductor layer contains a compound having a porphyrin skeleton, and a source electrode and/or a drain electrode are disposed at a recess of a gate insulation film.例文帳に追加

塗布プロセスにより形成される半導体層を持つ電界効果トランジスタにおいて、半導体層がポルフィリン骨格を有する化合物を含有し、ソース電極及び／又はドレイン電極が、ゲート絶縁膜の凹部に配置されていることを特徴とする電界効果トランジスタ。 - 特許庁

In a process of forming the source electrode and the drain electrode, first correction data is created by correcting exposure data based on warp of the substrate and a ratio of expansion and contraction of the substrate in a condition where a channel length of the thin film transistor is fixed by using scaling processing.例文帳に追加

ソース電極およびドレイン電極を形成する工程において、基板の歪み、または基板の伸縮率に基づいて、露光データを、スケーリング処理を用いて薄膜トランジスタのチャネル長を固定した状態で補正して第１の補正データを作成する。 - 特許庁

The threshold voltage of the element is prevented from varying since an impurity activating process for the source/drain area can be omitted, and no determination defect of the substrate is generated since the impurities are diffused in a solid state, so that a leak current flowing through a joint can be reduced.例文帳に追加

ソース／ドレーン領域の不純物活性化工程が省略できるので素子のスレショルド電圧変動を防止でき、固体状態で不純物を拡散させるために基板の決定欠陥が発生せず、よって接合を通じた漏れ電流を減らせる。 - 特許庁

To provide a cell-washing centrifuge which can uniformly drain the supernatants of washing liquids in all test tubes in a supernatant-draining process to enhance the effect of cell washing and obtain a highly reliable cell examination result.例文帳に追加

上澄液排出工程において全ての試験管について洗浄液の上澄液の排出を均等に行うことによって細胞洗浄効果を高めて信頼性の高い細胞検査結果を得ることができる細胞洗浄遠心機を提供すること。 - 特許庁

Moreover, production yield of this active matrix organic LED is improved by reducing the manufacturing processes and costs and further reducing fault occurrence factors by forming the cathode electrodes during the same process as that for the source electrodes and drain electrodes.例文帳に追加

また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。 - 特許庁

Subsequently, the wastewater is transferred to a sedimentation tank 18 to transfer to a fourth process and the reaction products are sedimented to be separated as sludge 32 from the bottom part of the tank and clear supernatant water, of which the concentration of arsenic is not more than drain standards, is taken out from the upper part of the tank to obtain treated water 34.例文帳に追加

次いで、排水を沈降槽１８に移送して第４の工程に移行し、反応生成物を沈降させ、底部からスラッジ３２として分離し、上部から砒素濃度が排水基準以下の清澄な上澄水として処理水３４を得ることが出来る。 - 特許庁

The method of manufacturing the thin film transistor comprises a process of forming a silicon film by applying a dopant and a liquid material containing a silane compound or silane of higher order above a substrate, and a phototreatment process of forming a source and a drain region which consist of a doped film wherein the dopant is activated by conducting a phototreatment of part of the silicon film.例文帳に追加

本発明は、基板の上方に、ドーパントおよび、シラン化合物又は高次シランを含む液体材料を供与してシリコン膜を形成する工程と、前記シリコン膜の一部を光処理することにより、ドーパントが活性化されたドープ膜からなるソース領域及びドレイン領域を形成する光処理工程と、を備える薄膜トランジスタの製造方法を提供する。 - 特許庁

The ink jet direct drawing process is used to form an active layer island comprising a laminate of a silicon semiconductor layer SI and an n+ contact layer NS, in addition to introducing the ink jet direct drawing process into any one of processes of a source electrode SD1 and a drain electrode SD2 including gate wiring, gate electrodes GT and data wiring of the liquid crystal display panel or into several processes thereof.例文帳に追加

液晶表示パネルのゲート配線とゲート電極ＧＴ、データ配線を含めたソース電極ＳＤ１、ドレイン電極ＳＤ２の何れかの工程、又はそれらの幾つかの工程にインクジェット直描プロセスを導入することに加えて、シリコン半導体層ＳＩとｎ＋コンタクト層ＮＳの積層からなる能動層アイランドの形成にインクジェット直描プロセスを用いる。 - 特許庁

When forming a source region 24 and a drain region 25 of an NMOS transistor 20 formed on the same silicon substrate 30 along with the NPN transistor 10, a high-concentration region 15 can be formed in the same process, thus excluding an exclusive diffusion process for forming the high-concentration region 15, and manufacturing a semiconductor device 1 with a small number of processes.例文帳に追加

ＮＰＮトランジスタ１０と共に同一シリコン基板３０上に形成されるＮＭＯＳトランジスタ２０のソース領域２４およびドレイン領域２５を形成する際同一工程で高濃度領域１５を形成することができるので、高濃度領域１５を形成するための専用の拡散工程を省き、少ない工程数で半導体装置１を製造することができる。 - 特許庁

To provide a source drain electrode in which a barrier metal layer of a lower part can be eliminated, a production process can be simplified without increasing the number of processes, an Al based alloy film can be connected to a semiconductor layer of a thin film transistor directly and surely, and an electrical resistivity between transparent pixel electrodes can be lowered even in the case of applying a low thermal process temperature to an Al alloy film.例文帳に追加

下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金膜を薄膜トランジスタの半導体層に対し直接かつ確実に接続することができ、しかも、Ａｌ合金膜に対して低い熱プロセス温度を適用した場合でも、透明画素電極間の低電気抵抗率化を達成し得るソース−ドレイン電極を提供する。 - 特許庁

In the method for manufacturing the organic thin-film transistor element wherein at least a gate electrode, an insulating layer, a source electrode, a drain electrode and an organic semiconductor layer are installed on a retaining member, after a process is performed wherein the surface of a region which is in contact with the organic semiconductor layer is subjected to plasma treatment previously, a process for arranging the organic semiconductor layer is included.例文帳に追加

支持体上に、少なくともゲート電極、絶縁層、ソース電極、ドレイン電極、有機半導体層を有する有機薄膜トランジスタ素子の製造方法において、該有機半導体層と接する部位の表面を予めプラズマ処理する工程の後、前記有機半導体層を設ける工程を有することを特徴とする有機薄膜トランジスタ素子の製造方法。 - 特許庁

To provide the manufacture of a semiconductor device, which can cope with micronization by enabling a thin oxide film to be formed on the surface of a silicon substrate by the same thermal oxidation process before ion implantation process for formation of source and drain diffused layers, and enabling an oxide film of sufficient thickness to secure reliability to be formed at the sidewall of a gate electrode, and the end of a gate.例文帳に追加

ソース、ドレイン拡散層形成のためのイオン注入工程前に、同一の熱酸化工程によりシリコン基板表面に薄膜の酸化膜を形成できると共に、ゲート電極側壁及びゲートエッジ端に信頼性を確保するのに十分な膜厚の酸化膜を形成できることより、微細化に対応可能な半導体装置の製造方法を提供する。 - 特許庁

A heat treatment process is introduced for making the surface of a silicon wafer coarse before forming a titanium film 12' for silicide, a crystal core is increased by making coarse the outermost layers of a gate electrode 17 and a source/drain region 15, and the phase transition of the formed titanium film 12' is made easy to occur.例文帳に追加

シリサイド用チタン膜１２’を形成する前に、シリコン基板の表面を粗面化させる熱処理工程を導入し、ゲート電極１７及びソース／ドレイン領域１５の表層を粗面化することによって結晶核を増加させ、形成したチタン膜１２’の相転移を起こしやすくする。 - 特許庁

The semiconductor sensor has a structure which is manufactured by a simple process wherein a groove portion 17 is so provided as to separate the centers of a rectangular source portion and drain portion of a semiconductor substrate 11, and first and second semiconductor layers 13, 14 are formed on sidewalls 17a, 17b on both sides of the groove portion 17.例文帳に追加

半導体基板１１の長方形状のソース部・ドレイン部の中央を分断するように溝部１７を設け、この溝部１７の両側の側壁１７ａ，１７ｂに第１，第２の半導体層１３，１４を形成するという簡易プロセスで製造可能な構造を採用した。 - 特許庁

After forming an oxide film 15 (silicide protection) and a sidewall 16 in the manufacturing process of the semiconductor device comprising a CMOS element and a resistor element, a p^+ source/drain area 14 is formed by injecting impurities into both sides of a gate electrode 7A in an n well 4.例文帳に追加

ＣＭＯＳ素子部と抵抗素子部とを有する半導体装置の製造工程において、酸化膜１５（シリサイドプロテクション）とサイドウォール１６とを形成した後に、Ｎウエル４内におけるゲート電極７Ａの両側に不純物を注入してＰ＋ソース／ドレイン領域１４を形成する。 - 特許庁

To increase a packing density and a yield by eliminating a contact aperture making process by photolithography and by preventing a device from being increased in by an alignment margin, in the manufacture of a MOS semiconductor by forming a drain and a source out of polysilicon.例文帳に追加

ポリシリコンを用いたＭＯＳ半導体装置において、ドレイン、ソースにポリシリコンを形成することを特徴とするＭＯＳ半導体装置の製造方法において、フォトリソグラフィによるコンタクト開口を無くし、目合わせマージンによる素子の増大化を防止し高集積化及び高歩留り化を図る。 - 特許庁

In the method of manufacturing a semiconductor device using CMOS structure, the above theme is solved by the method of manufacturing a semiconductor device including a process of implanting ions for formation of each region, sharing a mask for formation of a well region and formation of source/drain regions.例文帳に追加

ＣＭＯＳ構造を用いた半導体装置の製造方法において、ウェル領域形成とソース／ドレイン領域形成のためのマスクを共用し、それぞれの領域形成のためのイオンを垂直に注入する工程を含む半導体装置の製造方法により上記課題を解決する。 - 特許庁

A pixel electrode 21 and a drain electrode D of a TFT are electrically connected to each other through a contact hole 22, and a second opening 19a is formed simultaneously with cleaning in a cleaning process using a solution of hydrofluoric acid before the pixel electrode is formed.例文帳に追加

画素電極２１とＴＦＴのドレイン電極Ｄは層間樹脂膜２０に設けられたコンタクトホール２２を経て電気的に接続されており、この第２開口部１９ａは画素電極形成前のフッ酸溶液による洗浄工程により洗浄と同時に形成される。 - 特許庁

Each of protection diodes D1, D2 formed in the frame region 20 is formed by connecting a gate electrode and a drain electrode or a source electrode to a TFT (Thin Film Transistor) formed by the same process as that for a TFT formed in the display region 10 through a connection electrode 130.例文帳に追加

額縁領域２０に形成する保護ダイオードＤ１、Ｄ２は、表示領域１０に形成されるＴＦＴと同じプロセスで形成されるＴＦＴに対して接続電極１３０を用いてゲート電極とドレイン電極あるいはソース電極とを接続することによって形成される。 - 特許庁

This manufacturing method of a semiconductor device comprises a forming process of forming a separation permissible film for adjusting the quantity of impurity separated from a gate electrode on the surface of the gate electrode, at a temperature where the separation of the impurity from the source electrode and the drain electrode can be blocked.例文帳に追加

本発明に係る半導体装置の製造方法は、ソース電極及びドレイン電極からの不純物の離脱を阻止可能な温度で、ゲート電極の表面に、当該ゲート電極から離脱する不純物の量を調整するための離脱許容膜を形成する形成工程を含む。 - 特許庁

The method for preparing the oxide thin film transistor having a substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor thin film includes a step for patterning the gate insulating film or the semiconductor thin film through the helicon plasma dry etching process.例文帳に追加

基板とゲート電極とゲート絶縁膜とソース及びドレイン電極と半導体薄膜とを含む酸化物薄膜トランジスタの製造方法において、ゲート絶縁膜又は半導体薄膜は、特定エッチングガスを使用するヘリコンプラズマ乾式工程を通じてパターン化されるステップを含んでいる。 - 特許庁

To provide a process for fabricating a thin film transistor in which a shallow junction diffusion layer can be formed on the surface layer of a semiconductor thin film and thereby the leak current can be suppressed uniformly by relaxing the electric field at the drain end without providing an LDD region.例文帳に追加

半導体薄膜の表面層に浅い接合の拡散層を形成することが可能で、これによりＬＤＤ領域を設けることなくドレイン端においての電界を緩和してリーク電流を均一に抑えることができる薄膜トランジスタの製造方法を提供する。 - 特許庁

To provide the washing method of a dry type electrostatic dust precipitator with which the amount of washing liquid used for washing the dry type electrostatic dust precipitator can be optimized, cost required for a washing process can be reduced, and the amount of drain and environmental load can be reduced.例文帳に追加

乾式電気集じん機の洗浄時に使用する洗浄液の量を適正化し、洗浄工程にかかるコストを安価にするとともに、排水量を減少させ環境負荷を低減させる乾式電気集じん機の洗浄方法を提供することを目的とする。 - 特許庁

By utilizing a high concentration impurity leading process for forming source-drain areas of TFTs 30, 80, 90 on the same substrate 10b, the high concentration n-type area 52 and the high concentration p-type area 53 of a diode element 50 are formed and an intrinsic area 51 is formed between these areas 52, 53.例文帳に追加

同一基板１０ｂ上にＴＦＴ３０、８０、９０のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用して、ダイオード素子５０の高濃度Ｎ型領域５２および高濃度Ｐ型領域５３を形成し、かつ、それらの間に真性領域５１を形成する。 - 特許庁

A heavily doped N type region 52 and a heavily doped P type region 53 of a diode element 50 are formed utilizing a high concentration impurity introduction process for forming the source-drain region of TFTs 30, 80 and 90 on the same substrate 10b, and an intrinsic region 51 is formed between.例文帳に追加

同一基板１０ｂ上にＴＦＴ３０、８０、９０のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用して、ダイオード素子５０の高濃度Ｎ型領域５２および高濃度Ｐ型領域５３を形成し、かつ、それらの間に真性領域５１を形成する。 - 特許庁

In a process of making the high-voltage output DOUT transit to Lo, gate potential of the N-type transistor HVN1 is once placed in an intermediate state between VDD and GND; and after reducing the drain-source voltage of the N-type transistor HVN1, gate voltage is raised to VDD.例文帳に追加

高圧出力ＤＯＵＴをＬｏに遷移させる過程において、Ｎ型トランジスタＨＶＮ１のゲート電位を一旦、ＶＤＤとＧＮＤの中間状態に置き、Ｎ型トランジスタＨＶＮ１のドレイン−ソース電圧を下げた後、ゲート電圧をＶＤＤに上昇させる。 - 特許庁

To provide a method of manufacturing a liquid crystal display unit capable of preventing the end of a gate line, the end of a data line, and the surface of a drain electrode from being damaged and from having a reversed tapered structure during the period of the progress of an etching process for forming a contact hole and thereby improving electrical characteristics and the reliability of the liquid crystal display unit.例文帳に追加

接触孔形成のためのエッチング工程進行時に、ゲート線の端部、データ線の端部及びドレーン電極の表面が損傷及び逆テーパ構造となることを防止し、液晶表示装置の電気的特性及び信頼性を向上する製造方法の提供。 - 特許庁

To set a large allowable displacement amount between an insertion end of a draining member and a through hole right before the start of an insertion process, prevent claws from moving in the through hole, and enable a leg part of the claws to be set thin in a deflection direction in a drain structure provided on a casing of a rotary electric machine.例文帳に追加

回転電機のケーシングに設けられる水抜き構造において、挿入工程開始直前の水抜き部材の挿入端と貫通穴との許容ずれ量を大きく設定するとともに、貫通穴内での爪の移動を抑え、爪の脚部をたわみ方向に薄く設定可能とする。 - 特許庁

The arrangement of the thin-film transistor array is optimized so that (1) the direction of an electric current flowing in a semiconductor layer 12 coincides with the direction of a source wiring 28, (2) the source and drain electrodes 27, 26 are made in an interdigital configuration, and the like, and an organic semiconductor layer 12 formed by a printing process is stripe-shaped.例文帳に追加

薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。 - 特許庁

In the next process, an epitaxial growth layer 22 is formed by epitaxial-growing the Si layer on the surface of the Si layer 11a that has been exposed, and a source-drain region 23 is formed at an epitaxial growth layer 22.例文帳に追加

次いで、露出されたＳｉ層１１ａの表面上に、Ｓｉ層をエピタキシャル成長させてエピタキシャル成長層２２を形成するとともに、エピタキシャル成長層２２にソース・ドレイン領域２３を形成する工程を行うことを特徴とする半導体装置の製造方法および半導体装置である。 - 特許庁

The functions of a protective layer and the alignment layer can be simultaneously performed by patterning the pixel electrode on a source and a drain electrodes and then immediately vapor-depositing polyimide resin on the entire surface of the pattern from a stage for forming a substrate to a stage for forming the alignment layer in the manufacturing process of the liquid crystal display device.例文帳に追加

本発明によると、液晶表示装置の製造過程の中、基板から配向膜まで形成する段階でソース及びドレイン電極上に画素電極をパターンニングしてすぐポリイミド樹脂を全面蒸着することで保護層及び配向膜の機能を同時に遂行できるようになる。 - 特許庁

A longitudinally long U-shaped groove 22' for housing both a water supply hose 25 and a drain hose 26 is arranged in a rear part of a bottom plate 20, and either hose can be taken out of the bottom plate 20 only by pulling out the hose backward from the groove 22' to reduce a work cost of an assembling/inspection process.例文帳に追加

底板２０の後部に、給水ホース２５と排水ホース２６の双方が入る前後方向に長いＵ字形の溝２２'を設けたので、いずれのホースも溝２２'から後方に引き出すだけで底板２０から取り出せ、組立・検査工程の作業コストを低減できる。 - 特許庁

To provide a semiconductor element which requires only one voltage generation and control circuit, can form a source/drain region of self-alignment type, can contract a cell area and a chip area and can raise process yield and the reliability of an element and to provide a method of manufacturing the same.例文帳に追加

一つの電圧発生及び制御回路だけが必要で自己整合方式のソース／ドレイン領域の形成が可能であり、セル面積及びチップ面積が縮小して工程収率及び素子の信頼性を向上させることができる半導体素子及びその製造方法を提供する。 - 特許庁

The thin film transistor according to the manufacturing method comprises the insulating board, the gate electrode formed on the board, the gate insulating film formed on the gate electrode, the polycrystalline silicon layer which is formed on the gate insulating film through a crystallization process employing the SGS crystallization method, and the source/drain areas and the source/drain electrodes which are formed in given areas on the board.例文帳に追加

本発明の薄膜トランジスタ及びその製造方法は絶縁基板と；基板上に形成されたゲート電極と；ゲート電極上に形成されたゲート絶縁膜と；ゲート絶縁膜上に形成されて、ＳＧＳ結晶化法で結晶化された多結晶シリコーン層；及び基板上の所定領域に形成されたソース／ドレイン領域及びソース／ドレイン電極を含んで構成された薄膜トランジスタ及びその製造方法に技術的特徴がある。 - 特許庁