「drain process」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In this case, while a source electrode 15 and a drain electrode 16 for the p-type TFT, and a source electrode 14 and a drain electrode 16 for the n type TFT are all connected, the above process is performed, and then unnecessary wiring are cut by light irradiation (using a scanning laser exposure device etc) in order to constitute an arbitrary circuit.例文帳に追加

このとき、任意回路を構成するために、まずｐ型ＴＦＴ用のソース電極１５とドレイン電極１６、および、ｎ型ＴＦＴ用のソース電極１４とドレイン電極１６をそれぞれすべて繋いでおいて、上記プロセスを行い、その後、光照射（走査型レーザー露光装置など）により不要配線を切断する。 - 特許庁

To provide a composite MOSFET in which a drain terminal with high voltage resistance in both positive and negative directions to a source terminal and which is formed in one chip through a similar process to that of a conventional power MOSFET.例文帳に追加

ドレイン端子がソース端子に対し、正方向にも負方向にも共に高い耐圧を有し、従来のパワーＭＯＳＦＥＴと同様のプロセスを用いてワンチップで実現可能な複合型ＭＯＳＦＥＴを提供する。 - 特許庁

To solve the problem that a threshold voltage varies with increase in fixed charges due to the rise in the hydrogen concentration in a gate insulation film at hydrogen terminals of defects in a channel region or source-drain region in a hydrogenising process.例文帳に追加

水素化処理におけるチャネル領域やソース・ドレイン領域の欠陥の水素終端において、ゲート絶縁膜中の水素濃度向上により固定電荷増加に伴う閾値電圧の変動が発生する。 - 特許庁

The source/drain electrode layer 15 includes an electrode layer 15a and an upper metal layer 15b so that the electrode layer 15a is prevented from being damaged when an inter-pixel insulating film 17 is patterned and formed in the subsequent process.例文帳に追加

ソース・ドレイン電極層１５が、電極層１５ａと上部金属層１５ｂとを有することにより、その後の工程で、画素間絶縁膜１７をパターニング形成する際、電極層１５ａが損傷を受けずに済む。 - 特許庁

Side etching of the gate insulation film of the channel region through region selective etching of the silicon oxide film by dry etching of poor selectivity, or leaving of the gate insulation film on the source and drain regions will be involved in the process.例文帳に追加

選択性の悪いドライエッチングで酸化シリコン膜の領域選択エッチングをしてチャネル領域のゲート絶縁膜をサイドエッチングしたり、ソース、ドレイン領域上のゲート絶縁膜を残したりすることがない。 - 特許庁

Thus, efficiency and a dehydration rate are sufficiently raised in the drying process, and also the problems of blowing-up of foams left in a drainpipe from the drain outlet of a house and the scattering are prevented from occurring.例文帳に追加

よって、その分、乾燥行程の高率化並びに脱水率の向上を充分に果たすようにでき、且つ、家屋の排水口から排水管に残留した泡の吹き上げ、散乱の問題を生じないようにできる。 - 特許庁

To provide a highly reliable semiconductor device which stably operates by adding a manufacture process for simply reforming a shape of a source electrode and that of a drain electrode in the semiconductor device and a manufacturing method of the device.例文帳に追加

半導体素子及びその製造方法に関し、ソース電極及びドレイン電極の形状に簡単な改変を加える製造工程を付加することで、安定に動作し、信頼性が高い半導体素子を得ようとする。 - 特許庁

While a predetermined time period passes from a chemical solution feeding start to a wafer, the chemical solution used for the process of the wafer is discarded to a high-density discharge drain through a common line 15 and a branch discarding line 24.例文帳に追加

ウエハへの薬液供給開始から所定時間が経過するまでの間は、ウエハの処理に用いられた薬液が、共用配管１５から分岐廃棄配管２４を通して高濃度廃液ドレンへ廃棄される。 - 特許庁

The shield layer 4a is formed simultaneously with formation of a drain wiring (or a gate wiring and a pixel electrode) and a connection terminal to an external part of the panel is formed by a usual panel process to attain the structure at a low cost.例文帳に追加

また、シールド層４ａをドレイン配線（又はゲート配線や画素電極）と同時に形成し、パネル外部への接続端子の形成も通常のパネルプロセスで形成することにより、上記構造を低コストで実現する。 - 特許庁

In a process for patterning the wiring 30, etching is performed so as to cut the wiring 30 so that the semiconductor layer 20 is left as it is, on a position furthermore in the cutting line direction of the substrate 10 than the drain electrode 32 or the source electrode 34.例文帳に追加

配線３０をパターニングする工程で、ドレイン電極３２又はソース電極３４よりも基板１０の切断ライン方向の位置で、半導体層２０を残すように配線３０を切断するようにエッチングする。 - 特許庁

The cultivation environment is improved by installing layers impregnated with the nutrient depending on a growth process of the roots in two layers to feed the nutrient for strengthening the roots and filtrating drain water.例文帳に追加

また根の成長過程に応じた栄養分をしみ込ませた層を２層にわたって設けることによって苗を丈夫にする栄養分を供給し且つ排出水を濾過することもでき、栽培環境が向上できた。 - 特許庁

In a manufacturing process, after source and drain electrodes 16a, 16b of an FET are formed, a gate electrode 18a of the FET and the lower electrode 18b of the MIM capacitor are simultaneously formed by a lift-off method.例文帳に追加

製造工程において、ＦＥＴのソース・ドレイン電極１６ａ・１６ｂを形成した後に、リフトオフ法によりＦＥＴのゲート電極１８ａとＭＩＭキャパシタの下側電極１８ｂとを同時に形成する。 - 特許庁

To prevent a test wire from being broken during dry etching and to prevent a test error by shortening a process time by forming source and drain electrodes of molybdenum and forming the test wire of a gate substance.例文帳に追加

ソース及びドレイン電極をモリブデンで形成して工程時間を短縮し、テスト配線をゲート物質で形成することにより、乾式エッチングの間テスト配線が断線されないようにしてテスト誤りを防止する。 - 特許庁

To realize with a simple process a method which can manufacture a transistor, where the sheet resistance of the silicide film made at the gate electrode part is smaller than those of the silicide films made in the source/drain regions.例文帳に追加

ゲート電極部に形成されたシリサイド膜のシート抵抗値をソース／ドレイン領域に形成されたシリサイド膜のそれよりも小さいトランジスタを簡易な工程で製造することができる方法を提供する - 特許庁

The wastewater treatment method using the wastewater treatment apparatus 1 includes a stirring aeration process A for aerating wastewater by the aerator 4 and stirring the same at the same time by the stirrer 3, a sedimentation process B for stopping the aerator 4 and the stirrer 3 to separate wastewater into treated water and activated sludge and a discharge process C for discharging treated water by the drain device 6.例文帳に追加

また、廃水処理装置１を用いた廃水処理方法は、廃水を曝気装置４によって曝気し、同時に廃水を撹拌装置３によって撹拌する撹拌曝気工程Ａと、曝気装置４と撹拌装置３を停止し、廃水を処理水と活性汚泥とに分離する沈殿工程Ｂと、処理水を排水装置６によって排出する排出工程Ｃとを備える。 - 特許庁

The injection process has a procedure of performing the injection by pointing the injection hole 29 of the nozzle 27 to a connection pipe 11 or to a domestic drain pipe 13 and having them go down respectively to an upper part of the connection pipe 11 or to the upper part of the domestic drain pipe 13, whereby rainwater infiltration from the upper parts of the pipes can be prevented.例文帳に追加

注入工程がノズル２７の注入孔２９を、取付管１１の方向へ向けて、あるいは宅内排水管１３の方向へ向けて、取付管１１の上部、あるいは前記宅内排水管１３の上部まで降下させて注入する手順を有することで、これら上部からの雨水の浸入を防止できる。 - 特許庁

During the process of source/drain region formation after the formation of a well region and a gate electrode for the construction of this MOS transistor, Ge or Si ions are first implanted for making amorphous the source/drain forming regions, and then two or more species of impurity ions different in mass number but the same in conductivity type are successively implanted into the regions by using the ion implantation method.例文帳に追加

ＭＯＳ型トランジスタの形成において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、Ｇｅ又はＳｉをイオン注入してアモルファス化した後、連続して質量数の異なる２種類以上のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とする。 - 特許庁

A metal silicide layer 13b, which includes nickel platinum silicide, is formed by a salicide process, on a source-drain n^+-type semiconductor region 7b of an n-channel type MISFETQn formed on the semiconductor substrate 1 and a gate electrode GE1, and on a source-drain p^+-type semiconductor region 8b of a p-channel type MISFETQp and a gate electrode GE2.例文帳に追加

半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。 - 特許庁

A plasma etching process is carried out using a process gas containing CF_4 and O_2 to simultaneously form a hole 111 which penetrates a passivation film 108 and a gate insulating film 103 to reach a gate electrode 102, and a hole 112 which penetrates the passivation film 108 to reach a drain electrode 107.例文帳に追加

ＣＦ_４とＯ_２を含む処理ガスを用いてプラズマエッチング処理を行なうことによって、パッシベーション膜１０８とゲート絶縁膜１０３を貫通し、ゲート電極１０２に到達するホール１１１と、パッシベーション膜１０８を貫通してドレイン電極１０７に到達するホール１１２とが一度に形成される。 - 特許庁

The thin-film transistor manufacturing method includes a process for so patterning a source electrode 3 and a drain electrode 4 on a substrate 2 by the optical use of a charging controlling agent absorbed in the substrate as to form them thereafter by a selective electroless plating; and includes a process for forming an organic semiconductor, a gate insulator, and a gate electrode.例文帳に追加

本発明の薄膜トランジスタの製造方法は、基板２上に、ソース電極３とドレイン電極４とを、基板に吸着させた帯電制御剤を光を使ってパターニングした後、選択的無電解メッキにより形成する工程と、有機半導体、ゲート絶縁体、ゲート電極とを形成する工程を含むものである。 - 特許庁

To provide the manufacturing method of a semiconductor device contributing to low power consumption performance in a salicide process and having the extension region of source/drain for suppressing the fluctuation of resistance or the increase of resistance, and to provide the semiconductor device.例文帳に追加

サリサイドプロセスにおいて、低消費電力性能に寄与すると共に抵抗変動や高抵抗化を抑制するソース／ドレインのエクステンション領域を有する半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

Prior to formation of a silicide in the gate 102 and drain-source regions 108, 110 of a MOS device 100, exposed reactive silicon regions 112, 114, 116 covered with a metal are subjected to reactive plasma cleaning process.例文帳に追加

ＭＯＳデバイス１００のゲート１０２及びドレーン／ソース領域１０８、１１０内にシリサイドを形成するに先だって、金属に覆われ反応する露出されたシリコン領域１１２、１１４、１１６は、反応性プラズマ洗浄プロセスを受ける。 - 特許庁

To provide a method for manufacturing a semiconductor device by which a manufacturing process can be simplified to form a semiconductor device that has a structure to relieve the concentration of an electric field adjacent to an end of a drain area.例文帳に追加

ドレイン領域の端部近傍における電界集中を緩和する構造を有する半導体装置を形成する場合における製造プロセスを簡略化することが可能な半導体装置の製造方法を提供する。 - 特許庁

Otherwise, an aluminum coat is provided on the contact layer 5 exposed between the source/drain electrode wirings 7, the contact layer 5 is reformed to an aluminum silicide film, and an aluminum silicon group oxide insulating film is provided by an anode formation process, etc.例文帳に追加

または、ソース・ドレイン電極配線７間に露出したコンタクト層５上にアルミ被膜１６を設け、コンタクト層５をアルミシリサイド膜１７に改質し、さらに、陽極化成処理等によりアルミシリコン系酸化絶縁膜１８を設ける。 - 特許庁

To provide highly reliable GaN based high electron mobility transistors (HEMTs) with high mass productivity by enhancing heat endurance of a source electrode and a drain electrode, and removing instability factors imposed on ohmic properties in the manufacturing process.例文帳に追加

本発明は、ソース電極およびドレイン電極の熱耐久性を向上させて、かつ製造過程においてオーミック性に与える不安定要因を取り除き信頼性および量産性の高いＧａＮ系ＨＥＭＴを提供する。 - 特許庁

By selectively depositing in the region of a gate electrode that is respectively provided in a set of a semiconductor, an insulator and a conductor and a set of source/drain electrodes and formed in the post-process, an array of a thin film transistor is formed.例文帳に追加

そして、半導体、絶縁体及び導電体、ソース及びドレイン電極の組にそれぞれ設けられ後の工程で形成されるゲート電極の領域に選択的に蒸着することによって、薄膜トランジスタのアレイを形成する。 - 特許庁

To eliminate the contamination of the gas discharged to the outside caused by steam and drain containing organic solvents generated after a desorption process by means of steam in a device and method for recovering organic solvents using activated carbon fibers(ACF).例文帳に追加

活性炭素繊維（ＡＣＦ）を用いる有機溶剤回収装置及び回収方法において、水蒸気による脱着工程後の有機溶剤含有水蒸気・ドレンにより引き起こされる系外排出ガスの汚染を解決する。 - 特許庁

To provide a manufacturing method capable of reducing membrane stress by a nitride film and protecting a semiconductor substrate from damage by preventing an etching stop film from disappearing, when forming source/drain contact holes by a self-alignment process.例文帳に追加

ソース/ドレインコンタクトホールを自己整列工程で形成する際に、窒化膜による膜ストレスを減らすことができ、エッチング停止膜の消失を防ぐことにより半導体基板を損傷から保護することができる製造方法を提供する。 - 特許庁

To silicify a metal film uniformly within a plane even if arsenic (As) is ion-implanted into a source/drain region with high concentration in a semiconductor device manufacturing method having a process for forming a metal silicide layer.例文帳に追加

金属シリサイド層を形成する工程を備えた半導体装置の製造方法において、ソース／ドレイン領域に砒素（Ａｓ）が高濃度でイオン注入される場合であっても、金属膜のシリサイド化が面内で均一になされるようにする。 - 特許庁

A large number of holes 24 are made by etching in the central part of a transistor of a passivation film 22 on the drain electrode D and the source electrode S of an output transistor formed with an ordinary thickness by LSI fabrication process and a highly conductive metal film 25 of gold or aluminum is deposited on the entire surface thereof.例文帳に追加

ＬＳＩ製造工程で通常の薄さに作成された出力トランジスタのドレインの電極Ｄとソースの電極Ｓの上のパシベーション膜２２のトランジスタの中央部位置にエッチングにより多数の孔２４を設ける。 - 特許庁

To enhance a breakdown voltage between a source and a drain by lengthening an effective channel length of a MOS-FET formed on a silicon substrate in a MOS-FET driven field emission device, and to finely process it.例文帳に追加

ＭＯＳ−ＦＥＴ駆動型の電界放出デバイスにおいて、シリコン基板上に形成されたＭＯＳ−ＦＥＴの実効チャネル長を長くすることによってソース／ドレイン間の耐圧を向上すると共に、微細化加工ができるようにする。 - 特許庁

Since the wettability of the surface of the interlayer insulating film is satisfactorily improved by etching a drain signal line 14 consisting of an Al film in a wet process after the nitrogen plasma treatment, an etchant is easily put in a contact hole part and Al does not remain in the contact hole part.例文帳に追加

この窒素プラズマ処理後に、Ａｌ膜からなるドレイン信号線１４をウェットエッチングすると、層間絶縁膜表面のぬれ性が良好であるため、エッチャントがコンタクトホール部に入り込み易く、コンタクトホール部にＡｌが残らない。 - 特許庁

In the method, an impurity ion is implanted to a silicon substrate 11, thus manufacturing a semiconductor device with a process for forming the diffusion layer of source or drain region 25 or 19.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１１に不純物イオンを注入することにより、ソース領域２５又はドレイン領域１９の拡散層を形成する工程を有する半導体装置の製造方法である。 - 特許庁

This technique utilizes a damascene gate process to obtain a MOSFET structure wherein the thickness of an oxide on source/drain regions is not related to the thickness of a gate oxide and a disposable spacer technique to form a super halo doping profile.例文帳に追加

この技法は、ソース／ドレイン領域上の酸化物の厚さがゲート酸化物の厚さとは無関係なＭＯＳＦＥＴ構造を得るためのダマシン・ゲート・プロセスと、スーパー・ハロ・ドーピング・プロフィルを形成するためのディスポーザブル・スペーサ技法とを利用する。 - 特許庁

Next, ion implantation process is performed, using the photoresist layer as a mask for forming a source/drain in the first region of the polysilicon layer and the LDD in the second region below the edge portion of the photoresist layer.例文帳に追加

次に、前記ポリシリコン層の第１領域におけるソース／ドレインと、前記フォトレジスト層のエッジ部分の下の前記第２領域におけるＬＤＤとを形成するマスクとして前記フォトレジスト層を使用し、イオンインプランテーションプロセスを行う。 - 特許庁

In the fabrication process of a semiconductor device having a gate electrode, a gate insulation layer, a semiconductor layer, a source electrode and a drain electrode, the gate insulation layer is formed by irradiating microwave.例文帳に追加

ゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する半導体デバイスの製造方法において、前記ゲート絶縁層をマイクロ波を照射して形成することを特徴とする半導体デバイスの製造方法。 - 特許庁

In this case, the method has a process that forms a diffusion layer region 14 at a position where the periphery of a resist pattern 21a is crossed, a process that forms the resist pattern 21 a for covering one of the source and drain regions 25 and 19, and a process that uses the resist pattern 21a as a mask for implanting the impurity ion to the silicon substrate 11.例文帳に追加

この製造方法は、シリコン基板１１において後記レジストパターン２１ａの周囲が横切るような位置に拡散層領域１４を形成する工程と、ソース領域２５及びドレイン領域１９のいずれか一方を覆うレジストパターン２１ａを形成する工程と、前記レジストパターン２１ａをマスクとしてシリコン基板１１に不純物イオンを注入する工程と、を具備することを特徴とする。 - 特許庁

In the process of forming the source electrode and the drain electrode, a metal nanoparticle dispersion solution is applied in a prescribed pattern shape to form a metal nanoparticle dispersion solution application layer using an ultrafine inkjet printer, the metal nanoparticle dispersion solution application layer is heated and sintered, and the source electrode and the drain electrode consisting of a metal nanoparticle sintered body layer are formed.例文帳に追加

記ソース電極およびドレイン電極の形成工程では、超微細インクジェット印刷装置を用いて、金属ナノ粒子分散液を所定のパターン形状に塗布して、金属ナノ粒子分散液塗布層を形成し、該金属ナノ粒子分散液塗布層を加熱焼成処理して、金属ナノ粒子の焼結体層からなるソース電極およびドレイン電極を形成する。 - 特許庁

The semiconductor device 100 is configured so that the electrical characteristics are measured by using a pad part 140g for a gate, a pad part 140s for a source and a pad part 140d for a drain before forming a passivation film 115 covering the pad part 140g for the gate, the pad part 140s for the source and the pad part 140d for the drain in the manufacture process.例文帳に追加

半導体装置１００は、その製造過程において、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを覆うパッシベーション膜１１５を形成する前に、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを用いて電気的特性の測定がなされるように構成されたことを特徴とする。 - 特許庁

A lightly doped region Y where both n+-type impurities and p+-type impurities do not exist is made on a gate electrode 14 by providing a predetermined interval between the openings of ion implantation masks, when forming the source/drain diffusion layer 37 in an n MOSFET region and the source/drain region 38 in a p MOSFET region in a self alignment process at the gate electrode.例文帳に追加

ゲート電極に自己整合的にｎＭＯＳＦＥＴ領域のソース／ドレイン拡散層３７およびｐＭＯＳＦＥＴ領域のソース／ドレイン拡散層３８を形成する際に、それぞれのイオン注入マスクの開口部間に所定の間隔を設けて、ゲート電極１４上に、ｎ＋型不純物とｐ＋型不純物とがともに存在しない低濃度な領域Ｙを形成する。 - 特許庁

To provide a method of manufacturing a flash memory device which can improve charge retention characteristics of the flash memory device, and can prevent a smiling phenomenon of a tunnel oxide film and a dielectric film which are generated after a thermal treatment process of a source/drain region.例文帳に追加

フラッシュメモリ素子の電荷保持特性を向上させるとともに、ソース／ドレイン領域の熱処理工程後に発生するトンネル酸化膜および誘電体膜のスマイリング現象を防止することが可能なフラッシュメモリ素子の製造方法を提供。 - 特許庁

While performing a water collecting process of providing a water collecting pipe in the water collecting zone 1B to drain underground water in the water collecting zone 1B into an existing tunnel, a widened zone 1A in the strength zone 6 is excavated to construct the widened tunnel 20.例文帳に追加

そして、集水ゾーン１Ｂに集水パイプを設けて集水ゾーン１Ｂの地下水を既設トンネルの内部に排水する集水工程を行いつつ、強度ゾーン６の内部の拡幅ゾーン１Ａを掘削し、拡幅トンネル２０を構築する。 - 特許庁

To provide a TFT array substrate in which an interlayer short circuit part is separated with laser repair etc. even when interlayer short circuit takes place between a shield common electrode and a drain wire due to a process factor in a lateral electric field type liquid crystal display device.例文帳に追加

横方向電界方式の液晶表示装置において、プロセス要因によるシールド共通電極とドレイン配線の層間ショートが発生しても、レーザーリペア等で層間ショート部を分離することが出来るＴＦＴアレイ基板を提供する。 - 特許庁

To provide a garbage processing equipment, which can process, such as crushed garbage from disposers without polluting drain water or giving extra load to sewage works, or without polluting the water of rivers where the sewage works is not fully equipped.例文帳に追加

従来使用されているディスポーザは、粉砕された生ゴミによって排水の水質が著しく悪くなり、下水処理場に負担をかけるか、下水の完備されていないところでは、河川の水質を汚濁してしまうという課題を有している。 - 特許庁

The electrode sections of the drain region and source region of n-type or p-type double gate MOS transistor structure are provided with each gate electrode by self-alignment (simultaneously positioned at one time of a lithography process).例文帳に追加

島状半導体結晶層内に形成されたＮ形またはＰ形二重ゲートＭＯＳトランジスタ構造のドレイン領域およびソース領域の電極部は各ゲート電極と自己整合（一回のリソグラフィー工程で同時に位置決めされること）で設ける。 - 特許庁