「e bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An orthogonal transformation circuit 40 takes in four video data every time and quadrature convert them into four data E for every gradation weighting bit.例文帳に追加

直交変換回路40は、映像データを４個づつ取り込み、階調重み付けビット毎の４個のデータE に直交変換する。 - 特許庁

This form consists of eight hexadecimal numbers, each of which expresses a 16-bit value (i. e. 例文帳に追加

この形式は 8 個の 16 進数から構成され、各々の 16 進数は 16 ビット値を表す( x - JM

Since a one-bit DA conversion circuit can e used, reduction in size and cost is attained.例文帳に追加

ワンビットＤＡ変換回路を使用可能にすることで、小型化、低コスト化を可能にした。 - 特許庁

A bit string comparator section 13 uses an exclusive OR to compare a read identifier bit string C with a valid identifier bit string D read from a valid identifier bit string memory 14 and transfers the comparison result bit string E to a dissident bit number measurement section 16.例文帳に追加

ビット列比較部１３は、読み出された識別子ビット列Ｃと、有効識別子ビット列メモリ１４から読み出された有効識別子ビット列Ｄを、排他的論理和で比較し、その比較結果ビット列Ｅを不一致ビット数測定部１６に転送する。 - 特許庁

When delivering syscall traps, set bit 7 in the signal number (i. e. 例文帳に追加

システムコールのトラップが配送されたときに、シグナル番号のビット 7を設定する (すなわち、(SIGTRAP | 0x80) を配送する)。 - JM

Data of a bit line read out from a memory cell array 2, data of 2 bits per an I/O terminal are transferred in parallel to DQB (E), DQB (O) through pairs of main data line MDQ (E), bMDQ (E), MDQ (O), bMDG (O).例文帳に追加

メモリセルアレイ２から読出されたビット線データは、Ｉ／Ｏ端子当たり２ビットのデータが並列にメインデータ線対ＭＤＱ（Ｅ），ｂＭＤＱ（Ｅ）及びＭＤＱ（Ｏ），ｂＭＤＱ（Ｏ）を介して、ＤＱＢ（Ｅ），ＤＱＢ（Ｏ）に転送される。 - 特許庁

The public operation device receives E'(r_0) and the lowest order bit y_0 of y as an input and calculates formula (1).例文帳に追加

公開演算装置は、Ｅ’（ｒ_0）及びｙの最下位ビットｙ_0を入力として、数１を計算する。 - 特許庁

Subsequently, a variable field value X is set and all correction values E corresponding to a bit number N where the bit of the variable field value X becomes "1" are read out.例文帳に追加

次に、可変フィールド値Ｘを設定し、可変フィールド値Ｘのビットが“１”になるビット番号Ｎに対応する補正値Ｅをすべて読み出す。 - 特許庁

A shift section 173 obtains a clock control amount F' by bit-shifting the difference E in the right direction by the power exponent (x).例文帳に追加

シフト部１７３は、差分Ｅをべき指数ｘだけ右方向にビットシフトさせてクロック制御量Ｆ’を求める。 - 特許庁

To suppress the degradation of a downlink capacity by stopping the assigning of a priority level to E-AGCH as an independent bit, for a smaller overhead of the E-AGCH.例文帳に追加

プライオリティレベルを独立のビットとしてＥ-ＡＧＣＨに割り当てることを止めて、Ｅ-ＡＧＣＨのオーバーヘッドを小さくすることにより、下り回線容量の劣化を抑える。 - 特許庁

Serial DACs 104a, 104c, 104e use reference voltages LVred_H, LVref_L (reference voltages of negative polarity) to generate output voltages Vout(a), Vout(c), Vout(e) having voltage values corresponding to bit values of display data Data(a), Data(c), Data(e).例文帳に追加

シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは、基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ（負極性の基準電圧）を用いて、表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を生成する。 - 特許庁

The wireless base station 100 includes a correlation part 109 which calculates correlation values between bit sequences transmitted from the transmission source and a plurality of replicas of bit sequences generated based on spreading codes, and an E-DPCCH synthesizing part 115.例文帳に追加

無線基地局１００は、送信元から送信されたビット系列と、拡散符号に基づいて生成されるビット系列の複数のレプリカとの相関値をそれぞれ計算する相関部１０９及びE-DPCCH合成部１１５を備える。 - 特許庁

There are a method surely transmitting an E-DPCCH at a fixed timing after the E-AGCH is decoded correctly and the method informing the upper section of the E-DPCCH of the OK/NG of the decision of the CRC of the E-AGCH by a mapping as the information of 1 bit as the feedback methods.例文帳に追加

フィードバックする方法としてはＥ−ＡＧＣＨを正しく復号できた後の所定のタイミングで必ずＥ−ＤＰＣＣＨを送信する方法と、Ｅ−ＡＧＣＨのＣＲＣ判定のＯＫ／ＮＧを１ｂｉｔの情報としてＥ−ＤＰＣＣＨ上にマッピングして通知する方法とがある。 - 特許庁

The clock can be unified, by setting the number of clocks required for A/D conversion to be D (=2^M;M is bit number) and the frequency expansion clock number for filling a difference between both clock numbers to be E, and (D+E)=(C+B)*N/P.例文帳に追加

ＡＤ変換に要するクロック数Ｄ（＝２＾Ｍ；Ｍはビット数）とし、両者のクロック数の差を埋める周期延長クロック数Ｅとし、（Ｄ＋Ｅ）＝（Ｃ＋Ｂ）＊Ｎ／Ｐとすることで、クロックを一元化する。 - 特許庁

The preliminary coefficient B arithmetic section 163 supplies lower-order 3-bits of an AVE and high-order 1 bit of the DR from the preliminary coefficient E arithmetic section 161 to an embedding arithmetic section 164 as a preliminary coefficient B.例文帳に追加

予備係数B演算部１６３は、AVEの下位３ビットと、予備係数E演算部１６１からのDRの上位１ビット分を予備係数Bとして埋込み演算部１６４に供給する。 - 特許庁

The 1-bit quantizer 3 varies a threshold level Th at random with respect to n [time] within a range of ±Δq to quantize an output C of the integrator and outputs a 1-bit signal E.例文帳に追加

１ビット量子化器３は、閾値レベルＴｈをｎ[時間]に対してランダムにかつ±Δｑの範囲で可変し、積分出力Ｃを量子化して、１ビット信号Ｅを出力する。 - 特許庁

In a receiving circuit, when it is detected that the same bit is sampled three times (a selection signal in FIG. 3(d)), the output time for the bit is made to correspond to 2.5 clocks, and the next bit is outputted earlier by the amount corresponding to 0.5a clock (output: FIG.3(e)).例文帳に追加

受信装置において、同じビットを３回サンプリングしたことを検出した場合（図３（ｄ）の選択信号）は、当該ビットの出力時間を２．５クロック分とし、次のビットを０．５クロック分早く出力するようにする（図３（ｅ）の出力）。 - 特許庁

To suitably control the generated code amount of an output stream toward a target bit rate, without causing th e image quality to deteriorate.例文帳に追加

画質を劣化させることなく、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを目的とする。 - 特許庁

A coefficient arithmetic part 2 calculates a correction coefficient (k) and a bit shift quantity F determined by scale conversion quantities E, (m), and (n).例文帳に追加

係数演算部２は、スケール変換量Ｅとｍおよびｎとによって定まる補正係数ｋとビットシフト量Ｆとを算出する。 - 特許庁

In a step 21 for manufacturing and transmitting e-mail, the film is turned into a small bit image voice film file, and connected with characters, and is then transmitted.例文帳に追加

Ｅメールを製作し発信する段階２１では、フィルムを小ビットの影像音声フィルムファイルにし、文字と連結して発信する。 - 特許庁

A method for determining readability of a character string includes a calculation step of calculating a potential energy E or complexity C of a bit map font according to a predetermined mathematical expression; and a determination step of determining, based on the calculated potential energy E or complexity C of the bit map font, readability of a character string expressed by the bit map font.例文帳に追加

本発明に係る文字列の読み易さの判定方法は、所定の数式に従ってビットマップフォントのポテンシャルエネルギーＥ又は複雑度Ｃを算出する算出工程と、前記算出されたビットマップフォントのポテンシャルエネルギーＥ又は複雑度Ｃに基き、前記ビットマップフォントにより表される文字列の読み易さを判定する判定工程とを含む。 - 特許庁

In a test mode, 1st- and 2nd sense amplifier control signals PSE-01, PSE-E are enabled at different points of time, and the 1st sense amplifier 320 for detecting and amplifying the potentials of an odd-numbered bit line pair and the 2nd sense amplifier 330 for detecting and amplifying an even- numbered bit line pair are activated at different points of time.例文帳に追加

テストモード時には第１及び第２センスアンプ制御信号PSE 01,PSE Eが相異なる時点にイネーブルされて、奇数番目ビットライン対の電位を感知増幅する第１センスアンプ320と、偶数番目ビットライン対の電位を感知増幅する第２センスアンプ330とが相異なる時点に活性化される。 - 特許庁

The radio base station is provided with a congestion control function (b) and instructs a transcoder (e) to convert the bit rate when the station is notified of the congestion from the terminal.例文帳に追加

無線基地局は輻輳制御機能ｂを備え、端末からの輻輳通知を受けた場合に、トランスコーダｅにビットレート変換を指示する。 - 特許庁

If a character m[i] in the e-mail address accepted in S101 is an alphabet, it is replaced with a capital letter/small letter according to a value "0 or 1" of a bit b[i] of the bit string b generated in S104 (S105-S110).例文帳に追加

そして、Ｓ１０１で受け付けたメールアドレスの文字ｍ〔ｉ〕がアルファベットであれば、Ｓ１０４で生成したビット列ｂのビットｂ〔ｉ〕の値「０ｏｒ１」に応じて大文字／小文字間で置換する（Ｓ１０５〜Ｓ１１０）。 - 特許庁

(Note 3) When constructing a new e-Government system, 128-bit block ciphers are preferable if possible. 例文帳に追加

(注3) 新たな電子政府用システムを構築する場合、より長いブロック長の暗号が使用できるのであれば、128 ビットブロック暗号を選択することが望ましい。 - 経済産業省

In this case, cooling medium A comprising air bubbles F accompanying compressed air E is supplied to a medium supply passage 28 through a supply port 34, and the cooling medium A is injected from the boring bit 20 to the natural ground C.例文帳に追加

このとき、供給口３４を介して、圧縮空気Eに帯同させた気泡Ｆからなる冷却媒体Ａが、媒体供給通路２８に供給され、この冷却媒体Ａは、削孔ビット２０から地山Ｃに向けて噴射される。 - 特許庁

A variable length code is allocated to a changed run length RRRR(C)/size SSSS(C) and an additional bit is added to generate a variable length code CODE(E).例文帳に追加

変換後のラン長ＲＲＲＲ（Ｃ）／サイズＳＳＳＳ（Ｃ）に対して可変長符号を割り当て、付加ビットを付加して可変長符号ＣＯＤＥ（Ｅ）を生成する。 - 特許庁

In this satellite time synchronizing method, a signal S from the satellite 2 is received by a receiver terminal 5, and then a patterned predetermined position A is detected to detect the subframe chip bit E.例文帳に追加

衛星２からの信号Ｓを受信機端末５にて受信して、パターン化された特定部位Ａを検出して、サブフレーム先端ビットＥを検出する方法である。 - 特許庁

A order of taking out 2 bit data is discriminated by the lowest column address, the leading data are passed through the latch circuit 25 in the DQB (E) and transferred to a peripheral data line RD.例文帳に追加

最下位カラムアドレスにより、２ビットデータの取り出し順序が判定され、先頭データはＤＱＢ（Ｅ）内のラッチ回路２５をスルーして周辺データ線ＲＤに転送される。 - 特許庁

A selector 3 regards a part of the bit string of the basic coefficient Cf specified by the coefficient determination part 6 as a mantissa part Y and another part as an exponent part E, and outputs a coefficient Cx for calculation obtained by converting the mantissa part Y and the exponent part E.例文帳に追加

セレクタ３は、係数決定部６によって特定された基礎係数Ｃｆのビット列の一部を仮数部Ｙとする一方、他の一部を指数部Ｅとし、仮数部Ｙを変換して得られる演算用係数Ｃｘと指数部Ｅとを出力する。 - 特許庁

(e) The compression lateral code, the compression vertical code and the compression residual code are selectively coupled on respective characters, and a bit string showing a compressed form of the dot matrix font character is generated.例文帳に追加

（ｅ）各文字について、圧縮横型符号、圧縮縦型符号、圧縮残余符号を選択的に結合し、ドットマトリクスフォント文字の圧縮された形を表すビット列を生成する。 - 特許庁

A shifter 5 applies a bit shift corresponding to the numeral indicated by the exponent part E outputted from the selector 3 to the multiplication data Xt outputted from the multiplication part 4 and outputs the result.例文帳に追加

シフタ５は、乗算部４から出力された乗算データＸｔに対し、セレクタ３から出力された指数部Ｅが示す数値に応じたビットシフトを施して出力する。 - 特許庁

When ports D, E receive the control frame signal transmitted from the switch 100 via the links α, β at a switch 200, and also, receive the Sync bit 0 included in the control frame signal, the ports D, E transit the operating state from "during aggregation" to "aggregation waiting".例文帳に追加

スイッチ２００では、ポートＤ，Ｅが、リンクα，βを介して、スイッチ１００から送信された制御フレーム信号を受信して、その制御フレーム信号に含まれるＳｙｎｃビット０を受信すると、ポートＤ，Ｅは、動作状態を「集約中」から「集約待ち」に遷移する。 - 特許庁

Bit processing units 124-0 to 124-n determine a bit subjected to puncturing or repetition using an increment value and a decrement value calculated by the fundamental parameter calculation unit 121 and the leading decision value E(i) by block calculated by the leading parameter calculation unit 122.例文帳に追加

ビット処理部１２４−０〜１２４−ｎは、基本パラメータ算出部１２１によって算出された増分値及び減分値と、先頭パラメータ算出部１２２によって算出されたブロックごとの先頭判定値Ｅ(i)とを用いて、パンクチャ又はレペテションの対象となるビットを決定する。 - 特許庁

Also, low-order 5-bit data Db of these latch data D and a count value E of a counter circuit 51 for performing count operation with a multiplied output from a counter circuit 43 as a clock are compared by a level comparator 21.例文帳に追加

また、そのラッチデータＤの下位５ビットデータＤｂと、カウンタ回路４３からの逓倍出力をクロックとしてカウント動作するカウンタ回路５１のカウント値Ｅとを、大小比較器２１により比較する。 - 特許庁

The print system capable of adding character information conveniently is constituted by providing the printer receiving character input information, by e-mail, from a mobile terminal having an e-mail transmitting means with a means for combining the bit map data of an image with the received character information, and its layout selecting means.例文帳に追加

電子メールの送信手段を有する移動体端末からの文字入力情報を、電子メールを受信処理するようにした印刷装置が画像のビットマップデータに受信した文字情報を組み合わせる手段とそのレイアウト選択手段とを備えることによって簡便に文字情報を追加できる印刷システムを構成した。 - 特許庁

In latter n-bit edge trigger flip-flop circuit, it synchronizes with a single phase sampling clock signal E with different phase in the period T of DI from the sampling clock signal A, and is input in a measurement terminal 30 of the general-purpose tester by same timing as the output signal of 4n-bit width.例文帳に追加

出力信号ＤＯ０’〜ＤＯ３’は、さらに、後段のｎビットエッジトリガフリップフロップ回路において、サンプリングクロック信号ＡとはＤＩの周期Ｔ内で位相の異なる単相のサンプリングクロック信号Ｅに同期し、ビット幅４ｎビットの出力信号として、同一タイミングで汎用テスタ３の測定用端子３０に入力される。 - 特許庁

An MPU 105 sets a chapter to the video data by using the head position (point A) of the cell including the position (point B) whereat the bit rate is changed by the prescribed value or over for a boundary of the chapter as shown in, e.g. Fig. 6(E).例文帳に追加

ＭＰＵ１０５は、例えば図６（ホ）に示すように、該ビットレートが一定値以上変化した位置（Ｂ点）を含むセルの先頭の位置（Ａ点）をチャプタの境界として、該映像データにチャプタを設定する。 - 特許庁

A demultiplexer means 5 demultiplexes a bit stream (e) outputted from a stream generating means 4 to output an audio stream (f), a main video stream (g), a sub video stream (h), and additional information (i).例文帳に追加

多重分割手段５は、ストリーム生成手段４から出力されたビットストリームｅの多重分割を行ない、音声ストリームｆ、主映像ストリームｇ、副映像ストリームｈ、付随情報ｉを分割出力する。 - 特許庁

In this state, intensity of the predetermined frequency component is changed according to a bit value to be embedded (d), and after amplitude reverse conversion by a reverse number of the magnitude of the amplitude conversion (e), frequency reverse conversion is performed (f).例文帳に追加

この状態で、所定周波数成分の強度を、埋め込むべきビット値に応じて変更し（ｄ）、振幅変換を行った倍率の逆数で振幅逆変換を行った後（ｅ）、周波数逆変換を行う（ｆ）。 - 特許庁

A difference signal D of decoded signal information I and superposed image information E are generated, and a transformation coefficient to which an orthogonal transformation is applied to the difference signal D is supperposed to the orthogonal transformation coefficient FI obtained from the input bit stream.例文帳に追加

復号された信号情報Ｉと重畳画像情報Ｅとの差分信号Ｄを生成し，この差分信号Ｄに直交変換を施した変換係数を，入力ビットストリームから得た直交変換係数Ｆ_I ヘ重畳する。 - 特許庁

A PN pattern comparison section 16 and a bit number comparison section 17 compare number of the inserted error bits and number E of the error bits in the signal pattern P1 received by the PN pattern synchronization section 15 to conduct the quality test for a line between the transmitters.例文帳に追加

ＰＮパターン比較部１６及びビット数比較部１７により、その挿入したエラービットの数と、ＰＮパターン１５で受信した信号パターンＰ１におけるエラービットの数Ｅとが比較され、伝送装置間の回線の品質試験が行われる。 - 特許庁

The sense amplifier control circuit performs control to stop the operation of one of the sense amplifier rows 11(E) and 11(O) and operate the other one while the predetermined potential is supplied to the bit line BL connected to each sense amplifier 20 to apply stress.例文帳に追加

センスアンプ制御回路は、センスアンプ列１１（Ｅ）、１１（Ｏ）のうち、一方の動作を停止させて各センスアンプ２０に接続されるビット線ＢＬに対し所定の電位を供給してストレスを印加した状態で、他方を動作させるように制御する。 - 特許庁

A four-level system (four-state system) used in a phase-gate operation is a tripod-shaped four-level system composed of two low-energy states |0> and |1> utilized for a quantum bit, a low-energy state |2> utilized supplementally, and an excited state |e>.例文帳に追加

位相ゲート操作で用いる四準位系(四状態系)は、量子ビットに利用する下二準位の状態｜０＞、｜１＞と補助的に利用する下準位の状態｜２＞と励起状態｜ｅ＞からなる三脚型の四準位系である。 - 特許庁

The radio mobile set for transmitting and receiving data with a base station compares the reception electric field intensities of a plurality of antennas by using the timing of a collision control bit which does not have to be received among collision control bits (E) in a sub frame or the timing of the collision control bit and a ramp (a guard time for burst transient response), and selects an antenna of a larger electric field intensity.例文帳に追加

基地局との間でデータを送受信する無線移動機において、サブフレーム中の衝突制御ビット（Ｅ）のうち、受信する必要のない衝突制御ビットのタイミングまたは衝突制御ビットと、ランプ（バースト過度応答用ガード時間）のタイミングを用いて複数のアンテナの受信電界強度を比較し、電界強度のより大きい方のアンテナを選択する。 - 特許庁