「electrode patterns」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

An anode electrode 10a and an interlayer insulating layer 10b are laminated in respective patterns by printing on a substrate 10, then a hole carrier layer 11, a luminescent layer 12, an electron carrier layer 13 and a cathode electrode 14 are laminated in this order by a vacuum deposition method using no metal mask.例文帳に追加

基板１０の上に、印刷によりアノード電極１０ａと層間絶縁層１０ｂとを、それぞれのパターンに積層した後に、正孔輸送層１１，発光層１２，電子輸送層１３，カソード電極１４を、この順序で、メタルマスクを用いない真空蒸着法にて積層する。 - 特許庁

When a laminate 20 of a plurality of patterns 40a and 40b for internal electrodes and a green sheet 30 for a ceramic layer is pressed, projection parts P are formed on press metallic molds 100 and 101 so that the internal electrode patterns 40a and 40b are relatively higher in pressing force at their center parts C than their peripheral parts S.例文帳に追加

複数の内部電極用パターン４０ａ，４０ｂとセラミック層用グリーンシート３０との積層体２０をプレスする際、内部電極用パターン４０ａ，４０ｂの周辺部Ｓより中央部Ｃの加圧力が相対的に高まるように、プレス金型１００，１０１に凸部Ｐを形成しておく。 - 特許庁

A printed wiring board includes a substrate 10 where conductive patterns 13a and 13a forming a component bonding electrode are arranged on a component mounting face; and a circuit component 20 which is arranged between the conductive patterns 13a and 13a, is stuck to the component mounting face, and is mounted on the component mounting face of the substrate 10.例文帳に追加

部品接合電極を形成する導電パターン１３ａ，１３ａを部品実装面に設けた基材１０と、上記導電パターン１３ａ，１３ａ相互の間に介装され上記部品実装面に密着して上記基材１０の前記部品実装面に実装された回路部品２０とを有して構成される。 - 特許庁

The uppermost inspecting wiring pattern 7 is formed along a single continuous line, so that it crosses all inspecting wiring patterns 31-33, 51-53 lower than it, it passes through all regions 81-89 having different overlapping states of these lower inspecting wiring patterns, and electrode pads 76, 77 are formed at both ends thereof.例文帳に追加

最も上側の検査用配線パターン７を、これより下側の全ての検査用配線パターン３１〜３３，５１〜５３と交差するように、且つ、これら下側の検査用配線パターンの重なり状態が異なる全ての領域８１〜８９を通るように一筆書きで形成し、両端に電極パッド７６，７７を形成する。 - 特許庁

A predetermined circuit including internal interconnection patterns 2 and via hole conductors 3 is arranged in a laminate board 1 composed by laminating a plurality of ceramic layers 1a to 1e, and capacitors 6b and 6d, in each of which a dielectric ceramic layer 62 is sandwiched by a pair of capacitor electrode patterns 61 and 63, are connected to the circuit.例文帳に追加

複数のセラミック層１ａ〜１ｅを積層して成る積層体基板１内に、内部配線パターン２、ビアホール導体３から成る所定回路を配置させるとともに、該回路に接続され且つ誘電体セラミック層６２を１対の容量電極パターン６１、６３で挟持したコンデンサ６ｂ、６ｄを配置させて成る。 - 特許庁

To achieve a three-dimensional image flat panel display device with an electrostatic capacitance type touch screen panel incorporated without adding an extra step by using a plurality of first electrode patterns arranged in a flat panel display device and a plurality of barrier patterns arranged on an outer surface of the flat panel display device as electrodes of the touch screen panel.例文帳に追加

平板表示装置に配列された複数の第１電極パターン及び平板表示装置の外面に配列される複数のバリアパターンを、それぞれ静電容量方式のタッチスクリーンパネルの電極として用いることにより、追加の工程なくタッチスクリーンパネルが内蔵された立体映像平板表示装置を実現する。 - 特許庁

To improve the trouble without decreasing a durability that is caused by swelling a part of a protecting film 8 from a thick film heating resistor 7 in a thermal printing head in which the heating resistor 7, thin film electrode patterns 4 and 6 for energization to the heating resistor and the protecting film 8 for covering these heating resistor and electrode patterns are formed to a surface of a head substrate 1.例文帳に追加

ヘッド基板１の表面に、厚膜の発熱抵抗体７と、この発熱抵抗体に対する通電用の薄膜の電極パターン４，６と、これら発熱抵抗体及び電極パターンを覆う保護膜８とを形成して成るサーマルプリントヘッドにおいて、前記保護膜８のうち前記発熱抵抗体７の部分から盛り上がることに起因する不具合を、耐久性の低下を招来することなく、改善する。 - 特許庁

The method of manufacturing the liquid crystal display element includes steps for: forming electrode patterns on respective surfaces of a pair of substrates; forming alignment layers on the electrode patterns; subjecting the alignment layers to rubbing treatment; irradiating the alignment layers subjected to rubbing treatment with plasma; and interposing a liquid crystal between the pair of substrates on which the alignment layers irradiated with plasma are formed to form a liquid crystal cell.例文帳に追加

一対の基板の各々表面上に電極パターンを形成する工程と、電極パターンの上に配向膜を形成する工程と、配向膜をラビング処理する工程と、ラビング処理した配向膜にプラズマを照射する工程と、プラズマを照射した配向膜が形成された一対の基板間に液晶を挟持して液晶セルを形成する工程とを含む液晶表示素子の製造方法を提供する。 - 特許庁

A first lead for connecting a lower shielding layer and a first extraction electrode section and a second lead for connecting an upper shielding layer and a second extraction electrode section are so formed that the patterns for forming these leads bypass a heat sink layer without having an overlap area with the heat sink layer when the patterns are observed in a plane transmissive state toward the lower shielding layer from the upper shielding layer.例文帳に追加

下部シールド層と第１の引き出し電極部とを連結するための第１のリードおよび上部シールド層と第２の引き出し電極部とを連結するための第２のリードは、それぞれ、それらのリード形成パターンが、上部シールド層側から下部シールド層に向けて平面透過状態で観察した場合、ヒートシンク層との重複部位を備えることなく、ヒートシンク層を迂回するように形成される。 - 特許庁

A middle displacement plate 120 made of a metal plate is arranged on a printed circuit board 110 with electrode patterns E1-E7, and a strain-generating body 130 made of silicon rubber is placed on it before being fixed by a mounting tool 140.例文帳に追加

電極パターンＥ１〜Ｅ７を有するプリント基板１１０上に、金属板からなる中間変位板１２０を配置し、その上に、シリコンゴムからなる起歪体１３０を配置し、取付具１４０で固定する。 - 特許庁

The voltage application roller 30 is made of a conductive material, and is arranged so that the peripheral surface of the voltage application roller 30 rolls and contacts with the terminals (electrode patterns) 11, 12 formed on the substrate surface of the liquid crystal panel 10.例文帳に追加

電圧印加ローラ３０は、導電性材料で構成されており、電圧印加ローラ３０の周面が液晶パネル１０の基板面に形成された端子（電極パターン）１１，１２に転接するよう配置されている。 - 特許庁

Second conductive pattern 51c which are different from each other are formed on one sides of the plurality of third insulation thin films 51 and the second conductive patterns 32c are electrically connected with a second printed wiring board 9 through the penetration electrode.例文帳に追加

複数の第３の絶縁薄膜５１の片面にそれぞれ異なる第２の導体パターン５１ｃを形成し、それらの第２の導体パターン５１ｃを貫通電極によって第２プリント配線板９に電気的にする。 - 特許庁

The bumps 14p and the conductor patterns 13 are connected to via-hole electrode sections 23a and 23b having sectional areas increasing towards the bottom sections of the via holes 19a and 19b in the via holes 19a and 19b.例文帳に追加

また、ビアホール１９ａ，１９ｂの内部で、バンプ１４ｐ及び導電パターン１３が、ビアホール１９ａ，１９ｂの底部に向かって断面積が大きくされたビアホール電極部２３ａ，２３ｂと接続されている。 - 特許庁

An active material forming material 1 containing at least an electrode active material and a binder are supplied between a drag 2 and a cope 3, where mutually formed irregular patterns 4 and 5 are arranged face to face.例文帳に追加

互いに形成された凹凸パターン４、５が対向して配置される下型２と上型３との間に、少なくとも電極活物質とバインダが含まれている活物質形成材料１が供給される。 - 特許庁

In the surface acoustic wave element, manufacturing-error correcting patterns 21, 22, 23, 24 are interposed between comb-like electrodes for forming the element and electrode terminals 11b, 12b, 13b, 14b for connecting the element with external circuits or grounding portions.例文帳に追加

弾性表面波素子を形成する櫛型電極と、外部回路或は接地部へ接続するための電極端子１１ｂ、１２ｂ、１３ｂ、１４ｂとの間にそれぞれ製造誤差補正パターン２１，２２，２３，２４を設ける。 - 特許庁

To provide a method of manufacturing a solar cell that can improves efficiency by effectively absorbing external light by forming regular embossed and depressed patterns of constant size on a surface of a transparent electrode.例文帳に追加

透明電極の表面に、大きさが一定であって規則的な凹凸を形成することによって、外部光を效果的に吸収して効率を向上させることができる太陽電池の製造方法を得る。 - 特許庁

Consequently, one ends of the patterns 32, 33, 34, 35, and 36 tightly adhere to the electrode 8 or 9 and the joining areas between a laminated body and the electrodes 8 and 9 increase.例文帳に追加

このため、グランドライン導体パターン３２、３３、３４、３５および３６の一端と、グランド用外部電極８または９とは密着し、積層体とグランド用外部電極８および９との接合箇所が増大する。 - 特許庁

A couple of the terminal boards 109, 109 are soldered at solder joints 107, 108 on the pads 102, 103 that are each connected electrically with electrode patterns 104, 105 of the printed-circuit board 101.例文帳に追加

プリント基板１０１の電極パターン１０４、１０５にそれぞれ電気的に接続されたパット１０２、１０３上には１対の端子台１０９、１０９がはんだ接合部１０７、１０８ではんだ付けされている。 - 特許庁

By forming dummy patterns 4 between a circumference ring electrode 2 and a salient 3a of an element 6, a resist thickness in a G of the salient 3a is substantially the same as that in a K of a salient 3b.例文帳に追加

外周リング電極２と素子６の凸部３ａの間にダミーパターン４を形成することで、凸部３ａのＧ部におけるレジスト厚を凸部３ｂのＫ部におけるレジスト厚とほぼ等しくすることができる。 - 特許庁

To provide an input device, in which each wiring section can be easily collected to one position while suppressing dislocation each between electrode patterns, compared with in the past, and a method for manufacturing the same.例文帳に追加

特に、従来に比べて、各電極パターン間の位置ずれを抑制し且つ簡単に各配線部を一箇所に集約することが可能な入力装置及びその製造方法を提供することを目的としている。 - 特許庁

A plurality of electrode pads 12 on a principal surface of an IC chip 11 are connected to bump electrodes 23 in an insulating tape 22, on which conductive patterns 21 connected to external terminals 31 on a mounting side are arranged, respectively.例文帳に追加

ＩＣチップ１１主表面上の複数の電極パッド１２は、実装側の外部端子３１とつながる導電パターン２１を配した絶縁性のテープ２２におけるバンプ電極２３とそれぞれ接続されている。 - 特許庁

A plurality of electrode structures 15 extended in thickness directions of the insulating layer 18 are arranged at a distance from one another in planar directions of the insulating layer 18 according to patterns corresponding to electrodes to be inspected of a target wafer.例文帳に追加

絶縁層１８の厚さ方向に延びる複数の電極構造体１５が、検査対象であるウエハの被検査電極に対応するパターンに従って絶縁層１８の面方向に互いに離間して配置される。 - 特許庁

Owing to existence of the dielectric layers 22 and the micro electrode patterns 21 complementing them, the part where they are formed becomes a high threshold region 23 and a low threshold region 24 without the existence of the dielectric layers 22 are formed correspondingly.例文帳に追加

誘電体層２２及びこれを補完する微細電極パターン２１の存在により、その形成部位が高閾値領域２３となり、相対的に誘電体層２２の存在しない低閾値領域２４が形成される。 - 特許庁

The interlayer insulating film includes a rugged surface including rugged patterns small in planar size than the thin-film transistors, and the pixel electrode is provided on the rugged surface.例文帳に追加

特に、層間絶縁膜は、薄膜トランジスタよりも平面視的なサイズが小さい凹凸パターンからなる凹凸表面を有しており、この凹凸表面上に画素電極が設けられていることを特徴としている。 - 特許庁

A mount board 8 is provided with wire patterns 13, 14 conducting and connected to the ground connection electrodes 5, 6 and is formed with a ground electrode 12 that is equivalent to ground with an interval from the wire pattern 13, 14.例文帳に追加

実装基板８には上記グランド接続用電極５，６に連通接続する配線パターン１３，１４を設けると共に、各配線パターン１３，１４と間隔を介してグランドと等価な接地電極１２を形成する。 - 特許庁

A crystalline portion of the excitation portion is wet-etched from a flank using electrode patterns 28 and 29 of the crystal wafer as a mask to adjust the profile size thereof, thereby roughly adjusting the frequency of the profile crystal vibration chip.例文帳に追加

水晶ウエハの電極パターン２８，２９をマスクとして、励振部の水晶部分を側面からウエットエッチングし、その輪郭寸法を調整することにより、輪郭水晶振動片の周波数を粗調整する。 - 特許庁

The liquid crystal display device is formed by disposing two substrates having transparent electrode patterns formed facing each other in which a resin substrate 4 is used for at least one of the two substrates, and holding a liquid crystal layer between the substrates.例文帳に追加

透明電極パターンが形成された２枚の基板を対向配置し、この２枚の基板の少なくとも一方に樹脂基板４を用い、当該基板間に液晶層を狭持して液晶表示装置を構成する。 - 特許庁

On a substrate 2 of a component 1 for a high frequency circuit, an electronic component 5 like a transistor is mounted, and its electrodes 5B, 5C and 5D are connected with conductor patterns 3A, 3B of a slot line 3 and an electrode pad 4 by using bumps 6.例文帳に追加

高周波回路用部品１の基板２には、トランジスタ等の電子部品５を実装し、その電極５Ｂ，５Ｃ，５Ｄは各バンプ６を用いてスロット線路３の導体パターン３Ａ，３Ｂ、電極パッド４と接続する。 - 特許庁

In an electrode pattern 6 provided in a first interlayer insulating layer 3 formed on a semiconductor substrate 1, insulator-made dummy patterns 8 are provided, which are separated from each other by specified gaps and surround the bottom of a via contact hole 5a.例文帳に追加

半導体基板１に形成された第１の層間絶縁層３に設けられた電極パターン６に、ビア・コンタクト・ホール５ａの底部を取り囲むように所定間隔を離間して絶縁体のダミーパターン８を設ける。 - 特許庁

A mount board 8 is provided with wire patterns 13, 14 that are conductively connected to the ground connection electrodes 5, 6 and with a ground electrode 12 equivalent to ground at an interval with the wire pattern 13, 14.例文帳に追加

実装基板８には、上記グランド接続用電極５，６に連通接続する配線パターン１３，１４を設けると共に、これら各配線パターン１３，１４と間隔を介してグランドと等価な接地電極１２を設ける。 - 特許庁

An oscillator circuit, chips 10, etc., are mounted on a base board 7 equipped therefor with circuit patterns, between which a pattern 8a connected with an electrode 6 and a pattern 8b connected with GND constitute a gap part G for noise protection.例文帳に追加

発振回路やチップ部品１０等を搭載した基板７上の回路パターンのうち、電極６に接続されるパターン８ａとＧＮＤに接続されるパターン８ｂとでノイズ保護用ギャップ部Ｇが形成されている。 - 特許庁

First conductive pattern 32c which are different from each other are formed on one sides of the plurality of second insulation thin films and the first conductive patterns 32c are electrically connected with a first printed wiring board 7 through a penetration electrode.例文帳に追加

複数の第２の絶縁薄膜の片面にそれぞれ異なる第１の導体パターン３２ｃを形成し、それらの第１の導体パターン３２ｃを貫通電極によって第１プリント配線板７電気的に接続する。 - 特許庁

As a result, the contact resistance can be made lower than the case that the overcoat film 9 of the electrode patterns 3a and 3c is formed by carbon coating film in a conventional manner, and linearity characteristics can be improved.例文帳に追加

この結果、従来のように前記カーボン塗膜により電極パターン３ａ、３ｃのオーバーコート塗膜９を形成していた場合に比べて接触抵抗を低減でき、リニアリティ特性を改善することができる。 - 特許庁

The semiconductor device consists of a tape carrier package type in which wiring patterns formed on the flexible film are connected to an electrode for connection with an external circuit formed on at least one mounted semiconductor element.例文帳に追加

半導体装置は、フレキシブルフィルム上に形成された配線パターンと、少なくとも１つ実装された半導体素子に形成された、外部回路との接続のための電極とを接続してなるテープキャリアパッケージタイプからなる。 - 特許庁

An interposer substrate includes: a substrate body 11; wiring patterns 12, each of which is provided on a surface of the substrate body 11 and has an electrode pad 15 for connecting with a protruding terminal 32 of an electronic component 30; and metal films 13, each of which is selectively formed around the electrode pad 15 of the wiring pattern 12 and has lower solder wettability than the electrode pad 15.例文帳に追加

基板本体１１と、前記基板本体１１の表面に設けられ、電子部品３０の突起端子３２を接続するための電極パッド１５を有する配線パターン１２と、前記配線パターン１２の前記電極パッド１５の周囲に選択的に形成され、前記電極パッド１５より半田の濡れ性が低い金属膜１３と、を備えるインターポーザ基板。 - 特許庁

A transparent electrode element 1 includes a base material 11, a transparent conductive film 13 provided on the base material 11, an electrode region 15 constituted by using the transparent conductive film 13, and an insulation region 17 that is a region adjacent to the electrode region 15, in which groove patterns 17a extended in random directions divide the transparent conductive film 13 into independent island shapes.例文帳に追加

基材１１と、基材１１上に設けられた透明導電膜１３と、透明導電膜１３を用いて構成された電極領域１５と、電極領域１５に隣接した領域であってランダムな方向に延設された溝パターン１７ａによって透明導電膜１３が独立した島状に分割されている絶縁領域１７とを有する透明電極素子１である。 - 特許庁

The thermoelectric module 10 capable of controlling temperature in a semiconductor laser module 30 comprises: an upper substrate 11 on which an electrode pattern 11b for thermoelements is formed; a lower substrate 12 on which an electrode pattern 12a for thermoelements is formed; and a plurality of thermoelements 13 arranged and fixed so that they are connected in series between the electrode patterns for thermoelements on both the substrates.例文帳に追加

本発明は半導体レーザモジュール３０を温度制御することが可能な熱電モジュール１０であって、熱電素子用電極パターン１１ｂが形成された上基板１１と、熱電素子用電極パターン１２ａが形成された下基板１２と、これらの両基板の熱電素子用電極パターン間で直列接続されるように配置・固定された複数の熱電素子１３とからなる。 - 特許庁

In a lithographic process using a reticle pattern 110 having substantially linear gate electrode patterns 101, 101', protrusions 100 where contact regions are disposed at least partly are formed at approximately the centers of the long sides of the linear gate electrode patterns between transistor regions of a reticle pattern, and recesses are formed on the opposite side to the protrusions so that at least the protruding sides of the protrusions all face opposite.例文帳に追加

実質的に直線状のゲート電極パターン１０１、１０１′を備えたレティクルパターン１１０を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部１００を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。 - 特許庁

This electrical connecting member for electrically connecting terminals or conductor patterns formed on edge parts 103, 113 of a board 100 and a board 110 comprises an electrode sheet 320, constituted by forming conductor parts 323 which is to be abutted against the terminals or conductor patterns on an insulation sheet 321; and a pressing member 310, having a plurality of spring parts 311 for pressing the electrode sheet 320 against the boards 100, 110.例文帳に追加

基板１００と基板１１０のエッジ部分１０３，１１３に形成された端子又は導体パターン間の電気的接続を図るための電気接続部材は、当該端子又は導体パターンに当接させられる導体部３２３を絶縁シート３２１上に形成されてなる電極シート３２０と、電極シート３２０を基板１００，１１０に対して押し付けるための複数のバネ部３１１を有する押付部材３１０を備えている。 - 特許庁

The piezoelectric oscillator is formed so that the width of a wiring pattern 114 connected with an electrode terminal for external connection via a via hole conductor 119, out of wiring patterns connected with integrated circuit element mounting pads 118 provided on the other main surface of a substrate 111, is wider than the widths of other wiring patterns.例文帳に追加

圧電発振器は、基板部１１１の他方の主面に設けられた集積回路素子搭載パッド１１８に接続されている配線パターンのうち、ビアホール導体１１９を介して外部接続用電極端子と接続されている配線パターン１１４の幅が、他の配線パターンの幅に比べて大きくなるように形成されている。 - 特許庁

The case 10 is made of a molding resin, a common electrode pattern 27 extending over the region where the sliding contact 45 moves is provided on its one side, two ON-OFF patterns 33, 37 are provided through a gap on the other side, and a projecting click part 13 integrated with the case 10 of the molding resin is provided between the two ON-OFF patterns 33, 37.例文帳に追加

ケース１０はモールド樹脂製であって、一方の側面には摺動接点４５が移動する範囲にわたってコモン電極パターン２７を設け、他方の側面には隙間を介して２つのオンオフパターン３３，３７を設け、２つのオンオフパターン３３，３７間にはモールド樹脂からなるケース１０と一体の突出するクリック部１３を設ける。 - 特許庁

The first coil section comprising a first coil and a second coil formed by alternately laminating dielectric layers and coil patterns and connecting the coil pattern between dielectric layers, and the second coil section comprising a third coil and a fourth coil formed by alternately laminating dielectric layers and coil patterns and connecting the coil pattern between dielectric layers, are laminated through a shield electrode.例文帳に追加

誘電体層とコイルパターンを交互に積層し、誘電体層間のコイルパターンを接続して第１のコイルと第２のコイルが形成された第１のコイル部と、誘電体層とコイルパターンを交互に積層し、誘電体層間のコイルパターンを接続して第３のコイルと第４のコイルが形成された第２のコイル部とがシールド電極を介して積層される。 - 特許庁

A plurality of characteristic correcting patterns 182 projected like stubs or T shapes from the ground pattern 181 connected to the ground conductor layer are formed on the resonant electrode patterns 161a, 161b via the dielectric layer, and the pattern 182 is selectively separated from the ground pattern 181 so that the filter may have the desired characteristics.例文帳に追加

接地導体層と接続される接地パターン１８１からスタブ状あるいはＴ字状に突出させた特性修正パターン１８２を、共振電極パターン１６１a，１６１b上に誘電体層を介して複数設けるものとし、所望のフィルタ特性となるように、特性修正パターン１８２を選択的に接地パターン１８１から切り離す。 - 特許庁

The surface acoustic wave device is provided with a piezoelectric substrate 12; a plurality of surface acoustic wave filter patterns 13 and 14 provided on the surface of the piezoelectric substrate 12; and a shield electrode 16 provided so as to extend upward from the surface of the piezoelectric substrate 12 between the opposing surface acoustic wave filter patterns.例文帳に追加

圧電基板１２の表面に複数個の弾性表面波フィルタパターン１３、１４と対向する弾性表面波フィルタパターン１３、１４間に圧電基板１２の表面から上方に延伸するように設けられたシールド電極１６を備えた弾性表面波デバイスで、チップサイズを小型化してもアイソレーションの向上した弾性表面波デバイスが得られる。 - 特許庁

Conductor patterns 20a and 20b are laminated in the vertical direction to form a coil-like inner conductor 34, and the inner conductor 34 and outer electrodes 30a and 30b are electrically connected by means of outer electrode connection patterns 24a and 24b, which extends to three-fourths of a circle in a U shape, along the shape of the conductor pattern 20b.例文帳に追加

導体パターン２０ａ，２０ｂを上下方向に積層して該導体パターン２０ａ，２０ｂでコイル状内部導体３４を形成し、このコイル状内部導体３４と外部電極３０ａ，３０ｂとを導体パターン２０ｂの形状に沿ってコ字状に３／４周に亘って延びる外部電極接続パターン２４ａ，２４ｂを介して電気的に接続した。 - 特許庁