「gate suppression」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The automatic ticket gate 1 forms a suppression image by hologram to height corresponding to the height of the user at the exit side of the ticket examination path by a suppression image formation part 7.例文帳に追加

自動改札機１は、抑止画像形成部７が改札通路の出口側に、ホログラムによる抑止画像を利用者の身長に応じた高さに形成する。 - 特許庁

To provide a suspension device capable of preventing rapid variation of attenuation force when it is switched from rugged vibration suppression control to gate suppression control.例文帳に追加

ゴツゴツ振動抑制制御からあおり抑制制御に切り替わる際に、減衰力の急激な変化を防止することができるサスペンション装置を提供すること。 - 特許庁

The distance between the gate insulating film and the latch-up suppression region is not less than a maximum depletion layer width in which the trench gate forms on the base layer.例文帳に追加

そして、該ゲート絶縁膜と該ラッチアップ抑制領域との距離は、該トレンチゲートが該ベース層に形成する最大空乏層幅以上とする。 - 特許庁

To provide an insulating-gate semiconductor device and its manufacturing method in which compatibility of suppression in reduction of a gate insulation withstand voltage and reduction of costs is attained.例文帳に追加

ゲート絶縁耐圧の低下の抑制と低コスト化との両立が図られた絶縁ゲート型半導体装置およびその製造方法を提供すること。 - 特許庁

To provide a semiconductor device which enables suppression of lifting substrate effect, even if it is a transistor having a short gate length and a wide gate width, and to provide a method of manufacturing the same.例文帳に追加

ゲート長が短く、ゲート幅が長いトランジスタであっても基板浮遊効果を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

Thus, when a gate rectifying current that is a forward current is generated, a potential drop is generated by the resistor 21 for gate voltage suppression, and a gate voltage of the Schottky junction FET 13 is reduced.例文帳に追加

これにより、順方向電流であるゲート整流電流が発生すると、ゲート電圧抑制用抵抗２１によって電位降下が生じ、ショットキー接合ＦＥＴ１３のゲート電圧が引き下げられる。 - 特許庁

A non-volatile semiconductor storage device according to an embodiment comprises: a substrate containing silicon; a tunnel insulating film provided on the substrate; a floating gate provided on the tunnel insulating film; a leakage suppression part provided on the floating gate; an inter-gate insulating film provided on the leakage suppression part; and a control gate provided on the inter-gate insulating film.例文帳に追加

実施形態に係る不揮発性半導体記憶装置は、シリコンを含む基板と、前記基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲートと、前記浮遊ゲート上に設けられたリーク抑制部と、前記リーク抑制部上に設けられたゲート間絶縁膜と、前記ゲート間絶縁膜上に設けられた制御ゲートと、を備える。 - 特許庁

To provide a gate signal line drive circuit and a display device which achieve the suppression of a threshold voltage of an element by use for a long time.例文帳に追加

長時間使用による素子の閾値電圧の抑制を実現するゲート信号線駆動回路及び表示装置。 - 特許庁

Subsequently held successive roles as Osaka Tamatsukuri Teiban (gatekeeper of Tamatsukuri-mon gate in Osaka-jo Castle) and gained merit through his participation in the Tenchugumi War and the Ikuno suppression. 例文帳に追加

その後も大坂玉造定番などを歴任し、天誅組の乱や生野の変鎮圧で功を挙げている。 - Wikipedia日英京都関連文書対訳コーパス

A resistor 21 for gate voltage suppression is provided, of which the one terminal is connected with a gate terminal of a Schottky junction FET 13 via a gate bias line 16 and of which the another terminal is connected with a gate voltage terminal 20 of the Schottky junction FET 13.例文帳に追加

一端がゲートバイアスライン１６を介してショットキー接合ＦＥＴ１３のゲート端子と接続され、他端がショットキー接合ＦＥＴ１３のゲート電圧端子２０と接続されているゲート電圧抑制用抵抗２１を設けるように構成する。 - 特許庁

The gate circuit comprises overcurrent suppression means which distributes a part of gate voltage of a power element to a resistive element as soon as overcurrent of the power element occurs.例文帳に追加

本発明に係るゲート回路は、パワー素子の過電流発生と同時にパワー素子のゲート電圧の一部を抵抗素子に負担させる過電流抑制手段を有する。 - 特許庁

To provide a semiconductor device having a trench gate structure which achieves both of an increase in a breakdown strength and a suppression of a surge voltage in good balance.例文帳に追加

トレンチゲート構造を有する半導体装置において、高耐圧化およびサージ電圧の抑制の双方をバランスよく実現する。 - 特許庁

To accelerate the microfabrication, enhancement of performance, and increase in reliability of a memory cell by attaining both the reduction in resistance of a local bit line and the suppression of a short channel effect of the memory cell by means of a flash memory equipped with a third gate G3 besides a floating gate FG and a control gate G2.例文帳に追加

浮遊ゲートＦＧと制御ゲートＧ２に加えて、第３ゲートＧ３を具備するフラッシュメモリで、ローカルビット線抵抗の低減とメモリセルの短チャネル効果抑制を両立させ、メモリセルの微細化、高性能化、高信頼化を促進する。 - 特許庁

A gate driving device for performing an overvoltage protection operation detects an element current after a turn-off signal is input and varies an overvoltage suppression value according to the current value at the time of turn-off.例文帳に追加

ターンオフ信号が入力されてからの素子電流を検出してターンオフ時の電流値に応じて過電圧抑制値を可変にする。 - 特許庁

The gate circuit further comprises off-operation slowing means which slowly turns off the power element using a resistive element with high resistance after the suppression of the overcurrent of the power element.例文帳に追加

さらに、パワー素子の過電流を抑制した後は、抵抗値の高い抵抗素子を用いてパワー素子をゆっくりオフするオフ動作遅延手段を有する。 - 特許庁

Accordingly, when the control by the gate suppression control mode is performed after the control by the rugged vibration suppression continuation control mode is completed, the setting stage number D of the shock absorber 20 is already coincident with the variable stage number D_a.例文帳に追加

したがって、ゴツゴツ振動抑制継続制御モードによる制御が終了した後にあおり抑制制御モードによる制御を行う場合、ショックアブソーバ２０の設定段数Ｄが既に可変段数Ｄ_ａに一致している。 - 特許庁

To provide a trench gate type semiconductor device capable of improving a switching characteristic while maintaining a suppression effect of a short channel effect and high breakdown characteristics between a gate and a drain, by improving the difficulty in inversion of a channel.例文帳に追加

チャネルが反転し難くなることを改善することにより、短チャネル効果の抑制効果と、ゲート・ドレイン間の高耐圧特性とを維持しつつ、スイッチング特性を良好にできるトレンチゲート型半導体装置提供する。 - 特許庁

To provide a semiconductor device, contriving avoidance and suppression of reduction in the turn-on voltage V_F of a gate electrode and the improvement of the inplane uniformity of the threshold voltage V_th of the gate electrode in the semiconductor device, having an HEMT (High Electron Mobility Transistor) structure.例文帳に追加

ＨＥＭＴ構造を有する半導体装置において、ゲート電極のTurn-On電圧Ｖ_Fの低下を回避ないし抑制と、ゲート電極の閾値電圧Ｖ_thの面内均一性の向上が図られた半導体装置を提供する。 - 特許庁

The suppression transistor 11 of a source follower is provided in the current path of the output stage of the differential amplifier circuit 2 an operation control part 15 controls the gate potential and the gate potential of the output transistor 1 is controlled by the source potential.例文帳に追加

差動増幅回路２の出力段の電流パスにソースフォロワの抑制トランジスタ１１が設けられ、そのゲート電位を動作制御部１５が制御し、そのソース電位によって出力トランジスタ１のゲート電位が制御される。 - 特許庁

To enable suppression of junction leak resulting from a manufacturing process and acquisition of a high breakdown voltage characteristic of a gate oxide film.例文帳に追加

製造プロセスに起因する接合リークの発生を抑えかつ高いゲート酸化膜耐圧特性を得ることが可能な半導体装置及びその製造方法を提供する。 - 特許庁

Each unit circuit SR'n of a gate driver comprises a pull-up circuit 111, a first pull-down circuit 12, a second pull-down circuit 13, and a suppression circuit 14.例文帳に追加

ゲートドライバの各単位回路ＳＲ’ｎは、プルアップ回路１１１と、第１プルダウン回路１２と、第２プルダウン回路１３と、抑制回路１４とから構成されている。 - 特許庁

To provide multi-series power conversion equipment wherein surge voltage suppression is carried out by an active gate drive technique and further loss in a snubber circuit can be reduced.例文帳に追加

アクティブゲート駆動技術によるサージ電圧抑制を行ないながら、スナバ回路の損失を低減することが可能な多直列の電力変換装置を提供する。 - 特許庁

Thus at the time of the initial operation of the power source circuit since the gate potential of the suppression transistor 11 is gradually lowered from a power supply potential and the voltage between the gate and source of the output transistor 1 gradually becomes high, the generation of a rush current is suppressed.例文帳に追加

これにより、電源回路の初期動作時に、抑制トランジスタ１１のゲート電位は電源電位から徐々に低くなり、出力トランジスタ１のゲート−ソース間電圧が徐々に高くなるので、突入電流の発生が抑制される。 - 特許庁

A controller 102 drives the liquid crystal panel by AC through a source driver 104 and a gate driver 106 on the basis of the video signal or the like corrected by the echo suppression circuit 100.例文帳に追加

コントローラ１０２は、エコー抑制回路１００によって補正された映像信号等に基づいてソースドライバ１０４及びゲートドライバ１０６を介して液晶パネルを交流駆動する。 - 特許庁

An electron current suppression layer 125, which has conductivity of p-type, and flows hole current and suppresses electron current, is formed between the hetero-junction layer and the gate electrode.例文帳に追加

ヘテロ接合層とゲート電極との間には、ｐ型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層１２５が形成されている。 - 特許庁

The control gate electrode 15 comprises a structure in which a semiconductor film 151, a silicide phase-change suppression film 152 and a silicide film 154 are stacked in turn on the inter-electrode insulating film 14.例文帳に追加

制御ゲート電極１５は、電極間絶縁膜１４上に、半導体膜１５１、シリサイド相変化抑制膜１５２およびシリサイド膜１５４を順に積層した構造を有する。 - 特許庁

He took initiative in Ansei no Taigoku (the suppression of extremists by the Shogunate) and was assassinated outside the Sakuradamon Gate by a feudal retainer of the Mito Domain (the Sakuradamongai Incident), who then left the domain in opposition of Ansei no Taigoku. 例文帳に追加

安政の大獄を行なって反対派を処罰したが大獄に対する反発から桜田門外において水戸藩脱藩藩士らに暗殺された（桜田門外の変）。 - Wikipedia日英京都関連文書対訳コーパス

To provide a semiconductor device capable of balancing improvement of breakdown strength with suppression of drop of a threshold voltage Vt by stabilizing well potential even when miniaturized, and having a trench gate; and its manufacturing method.例文帳に追加

微細化してもウエル電位を安定化させ、破壊耐量の向上としきい値電圧Ｖｔの低下の抑制とを両立し、トレンチゲートを備えた半導体装置及びその製造方法を提供する。 - 特許庁

At this time, the inspection controller 30 stops conveyance of the analyte to the star wheel 50 for analyte supply as conveyance suppression gate control provided to a fed analyte conveyance device 40.例文帳に追加

また、そのときには、検査制御装置３０は、投入被検体搬送装置４０に設けられた搬送抑制ゲート制御して、被検体の被検体供給用スターホイル５０への搬送を停止させる。 - 特許庁

To solve the problem that the suppression is insufficient due to the operation state of a device because surge voltage and switching loss are reduced in relation to trade-off by providing a gate resistor on the drive of IGBT.例文帳に追加

ＩＧＢＴのドライブにはゲート抵抗を設けてサージ電圧とスイッチング損失をトレードオフの関係で軽減するため、装置の運転状態によってはこれらの抑制が不十分なものとなる。 - 特許庁

The low-frequency oscillation suppression circuit has a desired frequency band as a transmission band, and is connected to a gate terminal of transistors on both sides among the plurality of transistors arranged and formed in parallel.例文帳に追加

低周波発振抑制回路は、所望の周波数帯域を透過帯域として有し、並列に配列形成された複数のトランジスタのうち、両側のトランジスタのゲート端子に接続される。 - 特許庁

To provide a semiconductor device which can exert suppression effect of short-channel effect without reducing the operation speed even when the pitch between gate electrodes is reduced as the device is miniaturized.例文帳に追加

素子の微細化が進みゲート電極間のピッチ幅が縮小された場合でも、動作速度を低下させることなく、短チャネル効果の抑制効果を十分に発揮できる半導体装置を実現する。 - 特許庁

When large inrush current flows from a power conversion device 1a to a load 13 such as a transformer or an electric motor, a gate suppression control part 6 stops output of an inverter 3 by transmitting a gate block signal Sg to the inverter 3 to temporally block (cut off) a drive pulse signal controlling a switching action.例文帳に追加

電力変換装置１ａから変圧器や電動機等の負荷１３に大きな突入電流が流れたら、ゲートサプレス制御部６がインバータ３へゲートブロック信号Ｓｇを送信してスイッチング動作を制御する駆動パルス信号を一時的にブロック（遮断）してインバータ３の出力を停止する。 - 特許庁

To provide a gate drive circuit with improved switching characteristics of an element, capable of optionally determining the switching characteristics of the element and capable of achieving a sufficient amount of short-circuit tolerance dose and suppression of steady loss.例文帳に追加

本発明は素子のスイッチング特性を改善したゲート駆動回路に係り、素子のスイッチング特性を任意に決定でき、十分な短絡耐量と、定常損失の抑制ができるゲート駆動回路を提供することを目的とする。 - 特許庁

A semiconductor device serving as a HEMT111 includes, on its upper surface, a current collapse suppression film constituted of rod-shaped molecules 163 having their longitudinal axes aligned in the direction for coupling a gate electrode 153 and a drain electrode 155.例文帳に追加

ＨＥＭＴ１１１として機能する半導体装置は、上面に、ゲート電極１５３とドレイン電極１５５とを結ぶ方向に長軸方向が揃えられた棒状分子１６３から構成される電流コラプス抑制膜を備える。 - 特許庁

To ensure and facilitate overvoltage suppression gate control for suppressing heating of a switching element, and ensure and facilitate oscillation prevention and distributed voltage balance control in a semiconductor switch circuit comprising a plurality of switching elements connected in series.例文帳に追加

スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。 - 特許庁

The liquid crystal display consists of a liquid crystal display panel 5A provided with a source driver and a gate driver, an image display signal control circuit 11, a timing signal generating circuit 12A; a vertical stripe suppression circuit 19 which controls the image display signal control circuit 11 and timing signal generating circuit 12A, and a selection switching circuit 17 which sends a display mode signal to the vertical stripe suppression circuit.例文帳に追加

ソースドライバとゲートドライバを具備した液晶表示パネル５Ａと、画像表示信号制御回路１１と、タイミング信号発生回路１２Ａと、画像表示信号制御回路１１及びタイミング信号発生回路１２Ａを制御する縦スジ抑制回路１９と、縦スジ抑制回路に表示モード信号を送る選択スイッチ回路１７によって液晶表示装置を構成する。 - 特許庁

A manufacturing method for a semiconductor device is provided with the process of forming the amorphous silicon on a gate insulating film, the process of introducing acceptor impurities to be the acceptors and crystal growth suppression impurities suppressing the growth of the crystal to the amorphous silicon and the process of crystallizing the amorphous silicon and forming p-type polycrystalline silicon.例文帳に追加

前記ゲート絶縁膜上にアモルファスシリコンを形成する工程と、前記アモルファスシリコンに、アクセプタとなるアクセプタ化不純物と、結晶粒の成長を抑制する結晶成長抑制不純物を導入する工程と、前記アモルファスシリコンを結晶化させ、前記ｐ型多結晶シリコンを形成する工程とを含む。 - 特許庁

For the period in which the nondisplay part of the image display part is driven at display mode switching in two screen display, the vertical stripe suppression circuit controls the image display signal control circuit and the timing signal generating circuit, suppresses the current output capacity of the source driver, and always suspends supply of the scanning selection voltage from the gate driver.例文帳に追加

二画面表示での表示モード切換時に非表示部分の画像表示部の期間を駆動するときに、縦スジ抑制回路により画像表示信号制御回路とタイミング信号発生回路を制御し、ソースドライバの出力電流能力を抑制し、ゲートドライバからの走査選択電圧の供給を常時停止する。 - 特許庁

A high potential gate driving circuit part and a level shift circuit part are provided on the same other conductivity type semiconductor substrate 1, at least one lateral MOSFET is formed in the gate driving circuit part, and an embedded insulating film 3 for parasitic element suppression is provided selectively in a parallel direction on the main surface of the semiconductor substrate at the lower part of the source region 5 and drain region 7 of the lateral MOSFET.例文帳に追加

高電位ゲート駆動回路部と、レベルシフト回路部とを同一の他導電型半導体基板１上に備え、前記ゲート駆動回路部には少なくとも一つの横型ＭＯＳＦＥＴが形成され、前記半導体基板の主面に平行方向に選択的に、かつ前記横型ＭＯＳＦＥＴのソース領域５およびドレイン領域７の下方に、寄生素子抑制用の埋め込み絶縁膜３を有する高耐圧ＩＣとする。 - 特許庁

To suppress overcurrent, a voltage restriction control part 5 activated in a predetermined control period performs voltage restriction control of making voltage control amount Vr output from an output voltage control AVR4 to the inverter 3 be corrected so as to reduce output voltage by a voltage restriction control signal Sc generated based on an output voltage feedback value If, before the gate suppression state is released after predetermined time.例文帳に追加

所定時間後にゲートサプレス状態が解除される前に、所定の制御周期で起動される電圧絞り制御部５が、出力電流帰還値Ｉｆに基づいて生成した電圧絞り制御信号Ｓｃによって、出力電圧制御ＡＶＲ４からインバータ３へ出力する電圧制御量Ｖｒを出力電圧を低減するように補正させる電圧絞り制御を行うことで、過電流を抑制する。 - 特許庁