「input- voltage」に関連した英語例文の一覧と使い方(147ページ目) - Weblio英語例文検索

An electronic device 100 driven at a drive voltage generated by utilizing an alternating current input via a fuse 11 from an AC input terminal 10 includes a thyristor S, resistors R1 an R2, a diode D1, a capacitor C1, a Zener diode D2, resistors R3 an R4, a capacitor C2, and a transistor Tr.例文帳に追加

ＡＣ入力端子１０からヒューズ１１を介して入力される交流を利用して生成される駆動電圧にて駆動される電子機器１００に、サイリスタＳと、抵抗Ｒ１，Ｒ２と、ダイオードＤ１と、コンデンサＣ１と、ツェナダイオードＤ２と、抵抗Ｒ３，Ｒ４と、コンデンサＣ２と、トランジスタＴｒと、を備えさせる。 - 特許庁

Input terminals of latch elements T1 and T2 are not connected to a connecting part 02 and a terminal 03 of an input part output terminal and a load element as conventional, but are connected to output terminals OUTN and OUTP of voltage shift means S1 and S2 connected to the terminals 02 and 03.例文帳に追加

ラッチ素子Ｔ１およびＴ２の入力端子を、従来のように入力部出力端子と負荷素子との接続部０２および０３端子に接続するのではなく、０２および０３端子に接続された電圧シフト手段Ｓ１およびＳ２の出力、ＯＵＴＮ端子およびＯＵＴＰ端子に接続する。 - 特許庁

The transimpedance amplifier is provided with: a MOS transistor Q1 for receiving an input current and converting the received input current into a voltage depending on the magnitude of the current; and a MOS transistor Q2 connected to the MOS transistor Q1 as a load, and the MOS transistor Q1 is operated in a saturation region.例文帳に追加

この発明は、入力電流を受け取り、この受け取った入力電流の大きさに応じた電圧に変換するＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１の負荷として接続されるＭＯＳトランジスタＱ２とを備え、ＭＯＳトランジスタＱ１を飽和領域で動作させるようにした。 - 特許庁

The soft start reset circuit 130 comprises a comparator 131 installed in parallel with input of the error amplifier 110, an off-set voltage 132 giving an off-set to input of the comparator 131 and an NPN transistor 133 which is turned on and off according to the comparison results of the comparator 131 and is turned on at the time of the short circuit to discharge a capacitor C.例文帳に追加

ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３とを備える。 - 特許庁

This control device calculates an input power operation amount Pm which reduces a deviation ΔVs between a system voltage target value Vs* and a detection value Vsf, and determines a command current vector (id2*, iq2*) for changing only a reactive power in the AC motor 14 according to this input power operation amount Pm and a torque control current vector (idt2*, iqt2*).例文帳に追加

システム電圧の目標値Ｖs*と検出値Ｖsfとの偏差ΔＶs が小さくなるように入力電力操作量Ｐm を求め、この入力電力操作量Ｐm とトルク制御電流ベクトル（ｉdt2*，ｉqt2*）に基づいて交流モータ１４の無効電力のみを変化させるように指令電流ベクトル（ｉd2* ，ｉq2* ）を求める。 - 特許庁

A memory section 15 memorizes a data table regarding the frequency of the synchronous signal SYNC in the input video signal Vin, a resolution in the input video signal Vin and a prescribed voltage Vx as the minimum power necessary for processing the video signal which a power supply section supplies to a video signal processing section 4.例文帳に追加

記憶部１５は、入力映像信号Ｖinの同期信号ＳＹＮＣの周波数と、入力映像信号Ｖinの解像度と、電源部が映像信号処理部４に供給する映像信号処理を施すのに必要な最低限の電力としての所定の電圧Ｖｘとに関するデータテーブルを記憶している。 - 特許庁

By connecting a resistive element 22 between the collector of a transistor 5 and the cathode of a Zener diode 7, a passage for flowing a current via the resistive element 22 when surge voltage having a positive polarity is applied to the input terminal 1 of a semiconductor integrated circuit is formed to set the collector potential Vc to one smaller than the potential of the input terminal 1.例文帳に追加

トランジスタ５のコレクタとツェナーダイオード７のカソードとの間に抵抗素子２２を接続することで、半導体集積回路の入力端子１に正極性のサージ電圧が印加された際に抵抗素子２２を介して電流を流す経路を形成し、コレクタ電位Ｖｃを、入力端子１の電位未満に設定する。 - 特許庁

Any service interruption in transformers 2, 3, 4 is monitored wherein the secondary voltage of at least one transformer 2 is supplied to the AC input terminals of an interruption monitoring apparatus 20; and the secondary voltages of the remaining transformers 3, 4 are supplied to AC adapters 31, 32 to supply an energization signal to the general-purpose input terminals of the interruption monitoring apparatus 20.例文帳に追加

少なくとも１台の変圧器２の２次側の電圧を停電監視装置２０のＡＣ入力端子に供給し、残りの変圧器３，４の２次側電圧をＡＣアダプタ３１，３２に与えて通電信号を停電監視装置２０の汎用入力端子に供給することで、変圧器２，３，４の停電を監視する。 - 特許庁

Gradation voltages V1 to V64 are input to the N-channel decoder area, and gradation voltages V65 to V128 are input to the P-channel decoder area, and one prescribed gradation voltage is selected by each of data DT-1 to DT-n, and selected gradation voltages are output as output voltages OUT-1 to OUT-n.例文帳に追加

Ｎチャネルデコーダ領域には，階調電圧Ｖ１〜Ｖ６４が入力され，Ｐチャネルデコーダ領域には，階調電圧Ｖ６５〜Ｖ１２８が入力されており，データＤＴ−１〜ＤＴ−ｎによって，所定の一の階調電圧が選択され，出力電圧ＯＵＴ−１〜ＯＵＴ−ｎとして出力される。 - 特許庁

An amplifier stage 70 is formed by coupling a main amplifier 72 with the nullified amplifier 86, the input offset voltage of the obtained coupling amplifier is reduced at a rate substantially equal to the product of the gains of the main amplifier 72 and the nullified amplifier 86 and an input signal 74 to the coupling amplifier is amplified according to the gain of the main amplifier 72.例文帳に追加

主増幅器72と前記ゼロ化増幅器86とを結合して増幅段70とし、得られた結合増幅器の入力オフセット電圧を、前記主及びゼロ化両増幅器72、86の利得の積に実質上等しい率で低減すると共に、該結合増幅器への入力信号74を主増幅器72の利得に従って増幅する。 - 特許庁

If the input AC power drops to lower than 70% of the rating input voltage, the switch of the selection part 13 is turned off to perform a DC-AC conversion operation by a main inverter 18 and the load 2 is operated by an alternative AC power obtained by converting a DC power stored in the electrolytic capacitor 17.例文帳に追加

入力交流電圧が定格入力電圧の７０％未満にまで下がったならば、切替部１３のスイッチをオフして主インバータ１８で直流−交流変換動作を行わせ、電解コンデンサ１７に蓄積された直流電力を変換して得られる代替交流電力で負荷２を運転する。 - 特許庁

There are provided: charge input contacts 309 and 309 which come into contact with charge output contacts 209 and 209 of a master unit 200 when placed at a specified position of the master unit 200; and a charge circuit 316 which charges a DC voltage VDC obtained at the charge input contacts 309 and 309 to a rechargeable battery 317.例文帳に追加

親機２００の所定の位置に置かれたとき、親機２００の充電出力接点２０９、２０９に接触する充電入力接点３０９、３０９と、充電入力接点３０９、３０９に得られる直流電圧ＶDCを充電式電池３１７に充電する充電回路３１６とを設ける。 - 特許庁

A common bias part 11 is composed of a serial circuit wherein an incorporated resistor R1 and an external resistor Rext are serially connected, and an operational amplifier OP 1 wherein a reference voltage Vref is inputted to a first input terminal, a second input terminal is connected to a node Vr1, and an output terminal is connected to the serial circuit.例文帳に追加

共通バイアス部１１は、内蔵抵抗Ｒ１と外部抵抗Ｒｅｘｔが直列接続される直列回路と、第１入力端子に基準電圧Ｖｒｅｆが入力され、第２入力端子がノードＶｒ１に接続され、出力端子が直列回路に接続されるオペアンプＯＰ１とから構成される。 - 特許庁

The level shift circuit consists of CMOS inverters of a plurality of stages for converting an input level, where a MOS transistor(TR) (8), whose gate and drain are electrically short-circuited is connected between a point of a power supply voltage (6) and 1st stage CMOS inverters (2, 3) that are an input section.例文帳に追加

本発明のレベルシフト回路は、入力の電圧振幅を変換するためのＣＭＯＳインバータを複数段接続したレベルシフト回路であって、入力部である第１段目のＣＭＯＳインバータ（２，３）と電源電圧（６）との間に、ゲートとドレインとが電気的に短絡されたＭＯＳトランジスタ（８）が接続されている。 - 特許庁

A smooth inclined portion is given to the input current into the first power amplifiers 11 to 13 and the second power amplifiers 15 to 17 for smooth switching a current path, and input current into the power amplifiers is increased greatly within a prescribed period to sufficiently decrease the on-voltage of a power transistor and suppress the loss in the power amplifier.例文帳に追加

第１のパワー増幅器や第２のパワー増幅器への入力電流に滑らかな傾斜部分をもたせて電流路の切換を滑らかにし、かつ、パワー増幅器への入力電流を所要区間大きくしてパワートランジスタのオン電圧を十分に小さくし、パワー増幅器の電力損失を低減する。 - 特許庁

To provide a light-emitting diode drive circuit the input threshold voltage of which can be selectively set after its manufacture, and to provide an optical transmission device on which the light-emitting diode drive circuit is mounted and capable of coping with a plurality of input threshold voltages, using the light-emitting diode drive circuit configured to be a single IC circuit.例文帳に追加

製造後に入力スレッシュ電圧を選択設定することができる発光ダイオード駆動回路を提供し、該発光ダイオード駆動回路を搭載することで、単一のＩＣ回路からなる発光ダイオード駆動回路にて複数の入力スレッシュ電圧に対応可能な光送信デバイスを提供する。 - 特許庁

Then, a selector circuit 421 supplies a ribbon displacement voltage Vr as a correction ribbon potential Vc to a movable ribbon 411b in such a state that the input of a selection signal Vs is not received, but it supplies a reference potential to a movable ribbon 411b in a period (period T1) for receiving the input of the selection signal Vs.例文帳に追加

そのため、セレクタ回路４２１は、選択信号Ｖｓの入力を受けない状態では、リボン変位電位Ｖｒを補正リボン電位Ｖｃとして可動リボン４１１ｂに供給する一方、選択信号Ｖｓの入力を受ける間（期間Ｔ１）は、基準電位を可動リボン４１１ｂに供給する。 - 特許庁

The voltage current conversion circuits 102, 103 include two transistors MN1, MN9 and two transistors MN2, MN10, respectively, the high frequency signal RF (+) is input as common in each gate of the transistors MN1, MN9, and the high frequency signal RF (-) is input as common in each gate of the transistors MN2, MN10.例文帳に追加

各電圧電流変換回路１０２・１０３は、それぞれ２つのトランジスタＭＮ１・ＭＮ９およびトランジスタＭＮ２・ＭＮ１０を備え、トランジスタＭＮ１・ＭＮ９の各ゲートには、高周波信号ＲＦ（＋）が共通で入力され、トランジスタＭＮ２・ＭＮ１０の各ゲートには、高周波信号ＲＦ（−）が共通で入力される。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

By this packaging, an input/output terminal CL2 of a gate driver group 2 end part side of the driver GDm, an input terminal RL2 and power supply terminals VDD2.VCC2 and GND2 are connected to a controller 4 and a clock signal CLG, a selection signal and a power voltage are transmitted in the direction from the driver GDm to the driver GD1.例文帳に追加

この実装によりゲートドライバＧＤｍのゲートドライバ群２端部側の入出力端子ＣＬ２、入力端子ＲＬ２、および電源端子ＶＤＤ２・ＶＣＣ２・ＧＮＤ２をコントローラ４に接続し、クロック信号ＣＬ_G 、選択信号ＲＬ_G 、および電源電圧をゲートドライバＧＤｍからゲートドライバＧＤ１の方向へ伝搬させる。 - 特許庁

The semiconductor integrated circuit device comprises for example: T switch circuits TS[k] disposed between input ports A[k] and an input terminal Ain of an analog-digital conversion circuit ADC and each including PMOS transistors MP1, MP2, MPc and NMOS transistors MN1, MN2, MNc; and a PMOS transistor MPu for pre-charging Ain to a supply voltage VCCA.例文帳に追加

例えば、入力ポートＡ［ｋ］とアナログ・ディジタル変換回路ＡＤＣの入力端子Ａｉｎの間に設けられＰＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰｃおよびＮＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮｃを含んだＴ型スイッチ回路ＴＳ［ｋ］と、Ａｉｎを電源電圧ＶＣＣＡにプリチャージするＰＭＯＳトランジスタＭＰｕを備える。 - 特許庁

The PWM command summing part 24 sums a PWM voltage command value (pwm_v) input from the PWM command calculating part 23 and a compensating duty value (pwm_duty) input from the compensating value calculating part 26, in a low current region near the switching point of step-up operation and step-down operation, for outputting a summed duty value (pwm_sum).例文帳に追加

ＰＷＭ指令合算部２４は、昇圧動作と降圧動作の切替点付近における低電流領域において、ＰＷＭ指令算出部２３から入力されるＰＷＭ電圧指令値(pwm_v)と、補償値算出部２６から入力される補償デューティ値(pwm_duty)とを合算し、合算デューティ値(pwm_sum)を出力する。 - 特許庁

The electrodeless discharge lamp device is also provided with a detection circuit 31 detecting the voltage of the induction coil 10, a determination circuit 32 determining the mercury vapor pressure from the output thereof, and a control circuit 33 controlling, from the output thereof, input power of the induction coil 10 or input power of a heater (amalgam heating means) 34.例文帳に追加

誘導コイル１０の電圧を検出する検出回路３１と、この出力から水銀蒸気圧を判別する判別回路３２と、この出力から誘導コイル１０の入力電力若しくはヒータ（アマルガム加熱手段）３４の入力電力を制御する制御回路３３を備えている。 - 特許庁

To provide a semiconductor integrated circuit device for preventing a decrease in characteristics caused by the substrate floating effect of a MOS transistor for composing an input/output circuit, in the semiconductor integrated circuit device that is arranged on an SOI substrate and allows the supply voltage of the input/output circuit section to be higher than that of a core circuit.例文帳に追加

ＳＯＩ基板上に配設され、入出力回路部の電源電圧がコア回路部の電源電圧よりも高い半導体集積回路装置において、入出力回路部を構成するＭＯＳトランジスタの基板浮遊効果に起因する特性低下を防止した半導体集積回路装置を提供する。 - 特許庁

When the input Vi is at low level, a first switching element 23a is turned off and a second switch element 23a is turned on by turning on a first off-control element 24a and a second current control element 25b, and the input capacitance Cin of the inverter circuit 20 by the size of the discharge current, in response to a second control voltage Vc2.例文帳に追加

一方、入力Ｖｉがロウレベルの時は、第１オフ制御素子２４ａ，第２電流制御素子２５ｂがオンすることにより、第１スイッチ素子２３ａがオフ、第２スイッチ素子２３ｂがオンして、第２制御電圧Ｖc2に応じた大きさの放電電流によりインバータ回路２０の入力容量Ｃinが放電される。 - 特許庁

In case that the temperature of cooling oil for cooling a drive motor 5 is not more than a specified temperature, a controller 10 controls the input voltage and the input current to the drive motor 5 so that the cooper loss of the drive motor 5 may increase thereby heating the cooling oil and lowering the viscosity of the cooling oil.例文帳に追加

駆動モータ５を冷却するための冷却油の温度が所定温度以下である場合、モータコントローラ１０が、駆動モータ５の銅損が増大するように駆動モータ５に対する入力電圧及び入力電流を制御することにより、冷却油を加熱し、冷却油の粘性を低下させる。 - 特許庁

When the detection means 32 detects that the power is not inputted from the primary input, the supply means 33 generates AC voltage equal to the primary power from electric energy stored in the storing means 31 and guides it to the rectifier circuit 12 as the primary input.例文帳に追加

蓄積電力供給手段３３は、電力供給検出手段３２が一次入力から電力が入力されていないことを検出した場合、電力蓄積手段３１に蓄えた電気エネルギーから商用電源と同等の交流電圧を発生し１次入力として整流回路１２に導く。 - 特許庁

An analog input signal obtained from an analog sensor group 104A and a first/second calibration voltage A1/A2 obtained by high-accuracy potential dividing resistors 118a-118d are sequentially selected by a multiplexer 116, digitally converted via an A/D converter 114 and input to a microprocessor 110.例文帳に追加

アナログセンサ群１０４Ａから得られるアナログ入力信号と，高精度分圧抵抗１１８ａ〜１１８ｄによって得られる第一・第二の校正電圧Ａ１・Ａ２は，マルチプレクサ１１６によって順次選択されてＡＤ変換器１１４を介してデジタル変換されてマイクロプロセッサ１１０に入力される。 - 特許庁

The power supply unit 10 receives a control signal CTL that indicates a unusual mode or a usual mode in which the input signal is linearly amplified by the amplifier 20, and supplies a power supply voltage according to the control signal CTL to at least one of the first and second power supply input nodes N3 and N4.例文帳に追加

電源部１０は、入力信号を増幅部２０によって線形増幅する通常モードまたは非通常モードを表わす制御信号ＣＴＬを受け、第１および第２の電源入力ノードＮ３，Ｎ４の少なくとも一方に制御信号ＣＴＬに応じた電源電位を供給する。 - 特許庁

The values of the resistances R11-R14, R17 and the values of the capacitances C1-C4 are set such that a transmission line for inputting a clock signal to a clock input terminal CK can be impedance-matched and a DC bias voltage required at an input terminal of the next stage circuit can be given to output terminals OT, OC.例文帳に追加

クロック入力端子ＣＫにクロック信号を入力する伝送線路とインピーダンス整合し、かつ次段の回路の入力端子で必要とされるＤＣバイアス電圧を出力端子ＯＴ，ＯＣに与えることができるように、抵抗Ｒ１１〜Ｒ１４，Ｒ１７の値および容量Ｃ１〜Ｃ４の値が設定される。 - 特許庁

A Y-shaped potential divider 1, 'Wilkinson Divider', comprised of λ/4 (λ is a wavelength) line elements Z1-Z3 is interposed between a capacitor C1 on the side of a high-frequency input/output terminal A and a D.C. voltage input terminal B to utilize isolation characteristics between the terminal B and an output terminal C.例文帳に追加

高周波入出力端子Ａ側のコンデンサＣ１と直流電圧入力端子Ｂとの間に、λ／４（λは波長）ライン素子Ｚ１、Ｚ２、Ｚ３から成るＹ形の電力分配器１“Ｗｉｌｋｉｎｓｏｎ Ｄｉｖｉｄｅｒ”を介装し、上記端子Ｂと出力端子Ｃとの間のアイソレーション特性を利用する。 - 特許庁

A signal interruption detection operation is improved by controlling a bias voltage circuit by utilizing a loss of signal obtained by a signal interruption detection circuit by input amplitude of clock data recovery, varying a multiplication factor of an avalanche photodiode to affect the input amplitude of the clock data recovery, and improving signal-to-noise ratio.例文帳に追加

クロックテータリカバリの入力振幅による信号断検出回路によって得られたロスオブシグナルを利用してバイアス電圧回路を制御し、アバランシェホトダイオードの増倍率を変化させ、クロックデータリカバリの入力振幅に作用させ、信号対ノイズ比を向上させることにより、信号断検出動作を向上させることができる。 - 特許庁

A flip-flop of the present invention includes a precharging circuit which precharges a first circuit node in response to a first signal and an estimation circuit that receives at least one input signal and a second signal and discharges the voltage from the first node in response to the at least one input signal on activation of the second signal.例文帳に追加

本発明のフリップフロップは、第１信号に応じて第１ノードをプリチャージするプリチャージ回路と、少なくとも一つの入力信号と第２信号を入力され、第２信号の活性状態で少なくとも一つの入力信号によって第１ノードをディスチャージする評価回路と、を含む。 - 特許庁

The photodetector 13 is connected via a switch 17 to the inverting input terminal of the operational amplifier 11 and GND, and is also connected via a bypass analog switch 19 to the voltage source Vcc.例文帳に追加

他方の受光素子１３は、スイッチ１７を介して、オペアンプ１１の反転入力端子とＧＮＤとの間に接続されると共に、バイパス用アナログスイッチ１９を介して電圧源Ｖｃｃに接続されている。 - 特許庁

A driving circuit of MOSFETs of a MOS rectification device driven electric motor is constituted of a rectifier input/output voltage taking-in part, an on-off decision circuit part, an on-off determination logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

A signal component is extracted from part of the detected current by using a voltage drop across resistive elements 125-1-125-n when the detected current flows to ground and the signal component is given to a signal input terminal of a control section 130.例文帳に追加

検出電流の一部からは、グランドに流出する際の、抵抗素子１２５−１〜１２５−ｎの電圧降下を利用して信号成分が抽出され、制御部１３０の信号入力端子に入力される。 - 特許庁

When the second decoders DB(k), DB(k+1) are selected by an input column address signal PY0, power source voltage Vcc is applied to a column line CL(2k), CL(2k+1).例文帳に追加

冗長制御回路ＲＬ［ｋ］は，第２デコーダＤＢ［２ｋ］，ＤＢ［２ｋ＋１］を介して，カラム線ＣＬ［２ｋ］を駆動するカラム線ドライバＤＶ１１［２ｋ］およびカラム線ＣＬ［２ｋ＋１］を駆動するカラム線ドライバＤＶ１１［２ｋ＋１］と接続されている。 - 特許庁

A transition time S of an input signal waveform and the lag time of a load capacity C are found by interpolation, based on the lag time table 150 of the electric power source voltage V1 of the one kind in the every cell, in a lag time calculating process F42.例文帳に追加

遅延時間計算工程Ｆ４２では、セル毎に１種類の電圧電圧Ｖ１の遅延時間テーブル１５０から、入力信号波形の遷移時間Ｓ及び負荷容量Ｃの遅延時間を補間して求める。 - 特許庁

To provide a signal input apparatus a voltage of a signal line of which is changed depending on an opening/closing state of a switching means that can remove the oxide film secularly produced and realize reduction in the power consumption.例文帳に追加

スイッチ手段の開閉状態により信号ラインの電圧が変化するような信号入力装置において、経時的に生成される酸化皮膜を除去できるとともに消費電力の低減を実現する。 - 特許庁

A rectangular wave is obtained by comparison between the reference voltage and the full-wave rectified waveform of a sine wave in the comparator 9, while the rectangular wave is input to the drive circuit 6, and duty control of the full-bridge circuit 2 is carried out..例文帳に追加

比較器９において基準電圧と正弦波の全波整流波形との比較によって矩形波を得て、この矩形波を駆動回路６に入力し、フルブリッジ回路２のデューティー制御を行う。 - 特許庁

In addition, a control circuit is provided which complementarily operates the pairs of main transistors (MP1 and MP2) and (MDP1 and MDP2) and the pairs of dummy transistors (MN1 and MN2) and (MDN1 and MDN2) in accordance with a common mode input voltage VCM.例文帳に追加

更に、これらのメイントランジスタ・ペア（ＭＰ１，ＭＰ２）、（ＭＤＰ１，ＭＤＰ２）とダミートランジスタ・ペア（ＭＮ１，ＭＮ２）、（ＭＤＮ１，ＭＤＮ２）とをコモンモード入力電圧ＶCMに応じて、相補的に動作させる制御回路を設けた。 - 特許庁

An electronic control unit 45 determines whether or not the connecting device is in a connecting state based on an output voltage Vgap corresponding to the displacement amount of the input shaft 33 outputted from the gap sensor 44.例文帳に追加

そして、電子制御ユニット４５は、ギャップセンサ４４から出力された入力シャフト３３の変位量に対応する出力電圧Vgapに基づいて、連結装置３０が連結状態であるか否かを判定する。 - 特許庁

In this power supply unit, DC input voltage (V_dc) is converted to two DC output voltages (U1 and Usb) by a resonating-changeover-mode power supply of the DC-DC converter.例文帳に追加

本発明は、ＤＣ−ＤＣ変換器に関し、それによって、ＤＣ入力電圧（Ｖｄｃ）が共振する切り替え型モード電源によって２つのＤＣ出力電圧（Ｕ１，Ｕｓｂ）に変換される電源ユニットに関する。 - 特許庁

In case fuel crosses over to be accumulated in electrolyte solution and an adverse effect such as fall of input voltage occurs, fuel supply by a fuel supply part 150 is stopped by a control part 130.例文帳に追加

燃料がクロスオーバーして電解液中に蓄積し、出力電圧が低下するなどの影響が現れた場合には、制御部１３０により、燃料供給部１５０による燃料供給が停止される。 - 特許庁

At the inverter 15, an input DC electric power is converted into AC electric power, a high voltage is generated in a lamp start circuit 16, and supplied to the high pressure discharge lamp 17 to turn on the high pressure discharge lamp 17.例文帳に追加

インバータ１５では入力された直流電力を交流電力に変換し、ランプ始動回路１６で高圧電圧を発生させて高圧放電灯１７に供給し、高圧放電灯１７を点灯する。 - 特許庁