「input- voltage」に関連した英語例文の一覧と使い方(157ページ目) - Weblio英語例文検索

The compound function integrated circuit switches the High and Low of the reset signals for resetting the load circuit after the lapse of the stipulated time after the supply of the input voltage to the load circuit of the compound function integrated circuit is stopped.例文帳に追加

複合機能集積回路の負荷回路への入力電圧の供給を停止してから規定の時間経過後に、上記負荷回路をリセットするリセット信号のＨｉｇｈ、Ｌｏｗを切り替える複合機能集積回路である。 - 特許庁

The optical fiber amplifier 100 according to an embodiment 1 reduces the influence of scattered light by adding an offset amount corresponding to input signal light power to a reference voltage used by a control circuit 109 for gain control.例文帳に追加

実施形態１に係る光ファイバ増幅器１００は、制御回路１０９において利得制御に用いる基準電圧に入力信号光パワーに応じたオフセット量を加えて散乱光の影響を低減している。 - 特許庁

To provide a structure which allows a tag IC which has an input end made of a basic semiconductor element and generates a DC voltage and has a simple configuration and a high sensitivity, to be used without providing a capacitance for DC cut or the like.例文帳に追加

入力端が基本半導体素子で形成され、直流電圧を発生する簡易構成で高感度なタグＩＣを、直流遮断用キャパシタンス等を設けることなく使用することが可能な構造を提供する。 - 特許庁

The output controllers 16-1 to 16-3 output the voltage supplied from the regulators 14-2, 14-4, and 14-5 to the two systems of the power output system 21, when ON control signals are supplied via a control input system 22 from the electronic apparatus.例文帳に追加

出力制御部16-1乃至16-3は、電子機器から制御入力系統２２を介してオンの制御信号が供給されたとき、レギュレータ14-2,14-4および14-5から供給された電圧を電源出力系統２１の２系に出力する。 - 特許庁

The common-mode control circuit 11 monitors a common- mode feedback current(CMFB), and when the current value exceeds the designated range near a nominal amplifier bias current, a common-mode input voltage Vin is corrected properly.例文帳に追加

同相調節回路１１は、同相フィードバック電流（ＣＭＦＢ）をモニタし、そしてこの電流の値が公称の増幅器バイアス電流付近の指定したレンジを超えたときに、その同相入力電圧Ｖ_inにおける適当な補正を行う。 - 特許庁

During the time of no input of the differential signal, the threshold adjustment control section changes the first detection level adjustment signal so that the threshold voltage monotonically increases or decreases until the detection signal is inverted, to determine the first detection level adjustment signal that makes the threshold voltage appropriate, and outputs the determined signal.例文帳に追加

前記閾値調整制御部は、前記差動信号が入力されていないときに、前記検出信号が反転するまで、前記閾値電圧が単調に増加又は減少するように前記第１の検出レベル調整信号を変化させて、前記閾値電圧が適切になる前記第１の検出レベル調整信号を求め、出力する。 - 特許庁

By control by a bias control circuit BCC, a preamplifier AMP of a comparator COP of the post stage performs amplification with a large amplification rate when differential voltage of differential input signals Vsig and Vref supplied from outputs of the sample/hold circuit SHC of the first stage is small, and performs amplification at a small amplification rate when the differential voltage is sufficiently large.例文帳に追加

バイアス制御回路ＢＣＣによる制御により後段のコンパレータＣＯＰのプリアンプＡＭＰは初段のサンプル／ホールド回路ＳＨＣの出力から供給される差動入力信号Ｖｓｉｇ、Ｖｒｅｆの差電圧が小さい場合に大きな増幅率で増幅して、差電圧が十分大きくなると小さな増幅率で増幅する。 - 特許庁

To supply load with clean DC voltage by hindering noise contained in DC in conduction period from propagating to the load, since the noise contained in input AC voltage remains much in the conduction period of a rectifying diode in DC which is obtained by the combination of a rectifying means such as a bridge rectifier, and a smoothing capacitor.例文帳に追加

ブリッジ整流器等の整流手段と平滑コンデンサの組み合わせによって得られる直流には、入力交流電圧に含まれるノイズが、整流ダイオードの導通期間において多く残存することから、この期間に直流に含まれるノイズが負荷に伝播することを阻止して負荷にクリーンな直流電圧を供給する。 - 特許庁

To provide a power supply and a power supply controller which have a switching means for outputting an input voltage while switching, and a means performing switching control of the switching means such that a voltage being applied to a load becomes constant in which high efficiency driving is ensured at all times regardless of the magnitude of the load.例文帳に追加

入力電圧をスイッチングして出力するスイッチング手段及び負荷に印加される電圧が一定になるようにスイッチング手段をスイッチング制御する制御手段を有する電源装置及び電源制御装置に関し、負荷の重さによらず、常に、高効率で駆動させることができる電源装置及び電源制御装置を提供すること目的とする。 - 特許庁

In a circuit of the resistance film type touch panel device, the failures of the coupling cable 104, the touch panel element TP and the A/D converter 101 are detected by measuring the voltage at an analog input 102 of the A/D converter 101 by utilizing the voltage drop of a resistance R1 interposed between an electric source and the A/D converter 101.例文帳に追加

抵抗膜式タッチパネル装置の回路において、電源とＡ／Ｄ変換器１０１との間に挿入された抵抗Ｒ１の電圧降下を利用し、Ａ／Ｄ変換器１０１のアナログ入力１０２における電圧を計測することによって、接続ケーブル１０４、タッチパネル素子ＴＰ、およびＡ／Ｄ変換器１０１の故障を検知する。 - 特許庁

The differential pair 20 includes a 1st MOS transistor M1 of n-type of an enhancement type to whose gate electrode an input signal Vin is supplied, and a 2nd MOS transistor M2 of n-type of depletion type whose source is connected to the source of the 1st MOS transistor, and whose threshold voltage is smaller than the threshold voltage of the 1st MOS transistor M1.例文帳に追加

差動対２０は、入力信号Ｖｉｎがそのゲート電極に供給されるエンハンスメント型のｎ型の第１のＭＯＳトランジスタＭ１と、そのソースが第１のＭＯＳトランジスタＭ１のソースに接続されその閾値電圧が第１のＭＯＳトランジスタＭ１の閾値電圧より小さいデプレッション型のｎ型の第２のＭＯＳトランジスタＭ２とを含む。 - 特許庁

In an input/output protective circuit of the semiconductor device with SOI structure, for an external terminal, a unit channel width resistance in a drain resistance of each of a plurality of NMOS transistors which are connected in reverse-bias in parallel is set so that an HBM surge breakdown voltage comparable as the HBM surge breakdown voltage in forward-biased connection is obtained.例文帳に追加

ＳＯＩ構造の半導体装置の入出力保護回路において、外部端子に対し、各々が並列に逆方向バイアス接続される複数のＮＭＯＳトランジスタそれぞれのドレイン抵抗の単位チャネル幅抵抗値を、順方向バイアス接続時のＨＢＭサージ耐圧と同程度のＨＢＭサージ耐圧が得られるように設定する。 - 特許庁

A constant voltage circuit 2 provided as an input power supply to the charge pump circuit 3 comprises a current limit circuit 22 and a short circuit protective circuit 23 operating when the output end CPOUT of the charge pump circuit 3 is short-circuited to the ground voltage.例文帳に追加

チャージポンプ回路３の入力電源として定電圧回路２を備え、該定電圧回路２に電流制限回路部２２を備えると共に、チャージポンプ回路３の出力端ＣＰＯＵＴが接地電圧に短絡した場合に作動する短絡保護回路部２３を、チャージポンプ回路３の入力電源である定電圧回路２に備えるようにした。 - 特許庁

Gains of delta sigma modulation quantization loops at each stage are restricted by individually setting the feedback reference voltage of the delta sigma modulation quantization loops of each stage larger than the maximum specified voltage on the analog input signal, a gain setting device is provided to a noise elimination circuit and the gains restricted in the delta sigma modulation type quantization loops at each stage are approximately compensated.例文帳に追加

各段のデルタシグマ変調型量子化ループの帰還参照電圧を個別にアナログ入力信号の規定最大電圧よりも大きく設定して各段のデルタシグマ変調型量子化ループの利得を制限し、ノイズ除去回路に利得設定器を設け、各段のデルタシグマ変調型量子化ループにおいて制限された利得をおおよそ補償する。 - 特許庁

A low-threshold transistor MN7 is used as an NMOS transistor driving a high-threshold transistor MP5 between high-threshold transistors MP5 and MN5 of inverter constitution connected between a high-potential power source HiVDD and a ground VSS, and this transistor MN7 is driven with an input voltage varying within the voltage of a low-potential power source LoVDD to securely drive the transistor MN7.例文帳に追加

高電位電源HiVDDと接地VSS間に接続されるインバータ構成の高しきい値のトランジスタＭＰ５，ＭＮ５のうちのＭＰ５を駆動するＮＭＯＳトランジスタを低しきい値のトランジスタＭＮ７とし、このトランジスタＭＮ７を低電位電源LoVDDの電圧内で変化する入力電圧Ｖinで駆動することにより、そのトランジスタＭＮ７が確実に駆動されるようにする。 - 特許庁

The fuel cell unit 1 includes a power generating unit 11 including a power generating cell generating power with the use of fuel, a power source unit 12 for generating voltage the electronic equipment 5 can use based on voltage generated by the power generating unit 11, and an input/output terminal 14 connected to the power source unit 12 for electrically connecting the electronic equipment 5.例文帳に追加

燃料電池ユニット１は、燃料を用いて発電する発電セルを含む発電ユニット１１と、発電ユニット１１により生成される電圧に基づいて電子機器５が使用可能な電圧を生成する電源ユニット１２と、電源ユニット１２に接続され、電子機器５と電気的に接続するための入出力端子１４とを備えている。 - 特許庁

A control apparatus is formed using a current feed forward control method for injecting an information SI corresponding to the peak value of an input current sensed with DCCT to a control loop of a rectifying power supply output, an error amplifying circuit D1, a pulse converting circuit D2 and a semiconductor switch Q to form a constant voltage feedback control circuit of an output DC voltage.例文帳に追加

出力直流電圧の定電圧フィードバック制御回路を構成する整流電源出力、誤差増幅回路Ｄ１、パルス変換回路Ｄ２、半導体スイッチＱの制御ループにＤＣＣＴでセンシングした入力電流の瞬時値に対応する情報ＳＩを注入する電流フィードホワード制御方法を使って制御装置を構成する。 - 特許庁

This controller includes a DC ground fault detecting means 18 for detecting a difference between ground fault current passing through a ground resistor 4b at the DC line ground fault in the variable voltage and variable frequency inverter 10A and a current of an input DC power supply passing through the positive or negative side of the variable voltage and variable frequency inverter 10A in an ordinary case.例文帳に追加

可変電圧可変周波数インバータ１０Ａ内の直流ライン地絡時に接地抵抗４ｂを介して流れる地絡電流と通常時に可変電圧可変周波数インバータ１０Ａの正側又は負側に流れる入力直流電源との差を検出する直流側地絡検出手段１８を有することを特徴とする。 - 特許庁

To provide an oscillation circuit and an electronic circuit which can protect a principal circuit thereof from any surge voltage intruding from the outside through the input-output terminals, and which can oscillate at a stable frequency without being affected by changes in the power supply voltage of the oscillation circuit; and to provide a semiconductor device, a clock, and electronic equipment that are provided with these circuits.例文帳に追加

入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供すること。 - 特許庁

The digital signal input device is provided with an amplification unit which amplifies a signal inputted from an external unit, a waveform shaping unit which shapes a waveform of the signal amplified by the amplification unit, a capacitor which holds an offset voltage, and a control unit which controls charge and discharge of the capacitor and decides the offset voltage so as to keep the output of the waveform shaping unit at a high level state.例文帳に追加

外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。 - 特許庁

The control section 10 includes a charge control means which gradually increases the conductance or the output current value of a P-channel transistor P5, when the input power supply SPVDD charges the flying capacitor C3, detects that a charge voltage CP of the flying capacitor C3 which exceeds a reference voltage VLMT imparted in advance, and then turns off the transistor.例文帳に追加

制御部１０は、入力電源ＳＰＶＤＤにフライングキャパシタＣ３の充電を行わせる際、ＰチャネルトランジスタＰ５のコンダクタンスまたは出力電流値を漸次増加させ、フライングキャパシタＣ３の充電電圧ＣＰが予め与えられた基準電圧ＶＬＭＴを越えたのを検出して当該トランジスタをＯＦＦさせる充電制御手段を具備する。 - 特許庁

Then, an excitation current generated in the transformer T1 is rectified by a rectifying element S3 during the second, third, and fourth periods, an excitation current generated in the transformer T2 is rectified by a rectifying element S4 during the first, second, and fourth periods, and an output voltage Vo obtained by inverting the polarity of an input voltage Vi is supplied to a load 20.例文帳に追加

そして、第２，第３および第４の期間に、トランスＴ１に生成した励磁電流を整流素子Ｓ３により整流し、第１，第２および第４の期間に、トランスＴ２に生成した励磁電流を整流素子Ｓ４により整流し、入力電圧Ｖｉを極性反転した出力電圧Ｖｏを負荷２０に供給する。 - 特許庁

First and second voltages e(t) and e_R(t), passing through first and second voltage control BPFs 6, 7, are converted from sine wave signals into pulse wave signals by first and second clip circuits 8, 9 is input to a phase comparator 10, and the phase comparator 10 outputs a time history of phase difference ψ(t) between both voltages as a time history of the voltage value.例文帳に追加

第１及び第２の電圧制御型ＢＰＦ６,７を通過した第１及び第２の電圧ｅ(ｔ),ｅ_R(ｔ)は、第１及び第２のクリップ回路８,９によって正弦波からパルス波に変換されて位相比較器１０に入力され、位相比較器１０は両電圧の位相差φ(ｔ)の時刻歴を電圧値の時刻歴として出力する。 - 特許庁

A clock input interface circuit 1 includes impedance matching/output voltage regulating resistances R11, R13, output voltage regulating resistances R12, R14, current stabilizing resistances R15, R16, an antireflection terminating resistance R17, DC level blocking capacitances C1, C2, RF bypass capacitances C3, C4, and current source transistors Q1, Q2.例文帳に追加

クロック入力インターフェース回路１は、インピーダンス整合・出力電圧調整抵抗Ｒ１１，Ｒ１３と、出力電圧調整抵抗Ｒ１２，Ｒ１４と、電流安定化抵抗Ｒ１５，Ｒ１６と、反射防止終端抵抗Ｒ１７と、ＤＣレベル阻止容量Ｃ１，Ｃ２と、ＲＦバイパス容量Ｃ３，Ｃ４と、電流源トランジスタＱ１，Ｑ２とから成る。 - 特許庁

When the amplifier 23 amplifies an input signal, outputs a signal and mutes a signal output by applying direct current voltage to the signal output, a D/A converter 25 that is program controlled by a microprocessor 20 and gradually applies the direct current voltage so as not to generate click noise when the signal output is muted or unmuted.例文帳に追加

アンプ２３にて入力信号を増幅し、信号出力し、直流電圧を印加することにより信号出力をミュートするにあたり、アンプには、マイクロプロセッサ２０によりプログラム制御され、信号出力をミュートしたりミュート解除するときにクリック音が発生しないように直流電圧を漸進的に印加するためのＤ／Ａ変換器２５を接続する。 - 特許庁

When a voltage variation is generated, the deployment control or non-deployment control of the airbag is performed on the basis of the deployment or non-deployment information stored in a memory 33 immediately before the voltage variation is generated, and the deployment control or non-deployment control of the airbag is retained again before the deployment or non-deployment information is input from a deployment determination means.例文帳に追加

電圧変動が発生した場合、電圧変動が発生する直前にメモリ３３に記憶された展開・非展開情報に基づきエアバッグの展開制御又は非展開制御を行い、該エアバッグの展開制御又は非展開制御を、再度、展開判定手段から展開・非展開情報が入力されるまでの間、保持することを特徴とする。 - 特許庁

Replica output buffers 120, 121 having the same input output characteristic as that of an output buffer 180 respond to a leading of a TEST signal generated by a test pulse generating circuit 110, raises an output signal at a slew rate in response to a voltage of an SL_SET signal and falls down the output signal at a slew rate in response to a voltage of a CNT signal.例文帳に追加

出力バッファ１８０と同一の入出力特性を有するレプリカ出力バッファ１２０、１２１は、テストパルス生成回路１１０が生成したＴＥＳＴ信号の立ち上がりに応答し、ＳＬ＿ＳＥＴ信号の電圧に応じたスルーレートで出力信号を立ち上げ、ＣＮＴ信号の電圧に応じたスルーレートで出力信号を立ち下げる。 - 特許庁

Here, when the period T1 is changed in time by a control circuit (not shown) so as to become a direct proportional to the voltage Vs of the power source AC, the harmonic distortion can be reduced by decreasing the input current Iin at a zero-crossing point by shortening the period T1 at the zero-crossing point of the voltage Vs.例文帳に追加

ここで、図示しない制御回路により、交流電源ＡＣの電源電圧Ｖｓに正比例するように期間Ｔ２を時間的に変化させれば、電源電圧Ｖｓのゼロクロス点における期間Ｔ２を短くすることにより、ゼロクロス点における入力電流Ｉinのレベルを低減して高調波歪を低減することができる。 - 特許庁

A path for controlling the gate voltage of an FET is composed of one system by adopting negative feedback circuit configuration where the output of a buzzer 11 is controlled by controlling a drain current of an FET4 whose gate voltage is controlled by an operational amplifier 3 receiving the source output of the FET 4 as an inverted input, and the stability of the buzzer output is improved.例文帳に追加

ＦＥＴ４のドレイン電流を制御することでブザー11の出力を制御し、そのＦＥＴ４のソース出力を反転入力とするオペアンプ３でそのＦＥＴのゲート電圧を制御する負帰還回路構成とすることで、ブザー出力を制御するパスを１系統とし、かつブザー出力の安定性を向上させる。 - 特許庁

The output voltage is steeply activated by providing a PMOS transistor 31 of a switching means connected between input and output of a switching regulator, and a hysteresis comparator 32 for bringing a PMOS transistor 8 as a main switch means into an off state when an output voltage Vo is not more than a predetermined value and bringing the PMOS transistor 31 into an on state.例文帳に追加

スイッチングレギュレータの入出力間に接続したスイッチ手段のＰＭＯＳトランジスタ３１と、出力電圧Ｖｏが所定値以下の時に主スイッチ手段であるＰＭＯＳトランジスタ８をオフ状態にするとともに、ＰＭＯＳトランジスタ３１をオン状態とするヒステリシスコンパレータ３２を設け、急峻に出力電圧を起動する。 - 特許庁

When a current input signal Iin is small, first biased currents IB1 and IB2 are also set at a small current value, by using small current regions of diodes D101 and D102, in order to obtain significant changes in voltage for a minute current, using the ratio of change in the voltage to the current as a large region.例文帳に追加

電流入力信号Ｉｉｎが小さい場合、ダイオードＤ１０１、Ｄ１０２の小電流領域を使用して第１バイアス電流ＩＢ１、ＩＢ２も小さな電流値に設定しておき電流に対する電圧の変化割合を大きな領域として、微小電流に対しても有意な電圧変化が得られるように設定する。 - 特許庁

A clock generating circuit 1 is a buffer circuit consisting of a plurality of inverters, which is a circuit generating a clock CPCLK3 with an amplitude of VDD, and an inverted clock XCPCLK3 with the clock CPCLK3 inverted, based on an input clock CLK, and is used in common for the positive voltage power generating circuit 2 and the negative voltage power generating circuit 3.例文帳に追加

クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。 - 特許庁

Since a change in input voltage into the generating section 34 is smoothed by externally connecting a capacitor to the mode terminal 36, a mode control signal outputted from the generating section 34 can be prevented from being switched depending on a change in output voltage in the output section 32 caused by an erroneous determination operation.例文帳に追加

モード端子３６にコンデンサを外部接続することでモード制御信号生成部３４への入力電圧の変化が平滑化されるので、誤判別動作によるモニタ電圧出力部３２の出力電圧の変化に応じて、モード制御信号生成部３４から出力されるモード制御信号が切り替わることが抑制される。 - 特許庁

In the high-frequency power amplification circuit used for the radio communication system having the bias-fixed input variable system, temperature dependency in a forward voltage of a diode is utilized for changing the bias voltage of the amplification element in a first stage, so that the gain as the entire high-frequency power amplification circuit is kept constant to the temperature change.例文帳に追加

バイアス固定入力可変方式の無線通信システムに用いられる高周波電力増幅回路において、ダイオードの順方向電圧の温度依存性を利用して、初段の増幅素子のバイアス電圧を、温度の変化に対して高周波電力増幅回路全体としての利得を一定に保つように変化させるようにした。 - 特許庁

The stabilized power source is provided with a capacitor 26, a transformer 12 connected with AC line input terminals 10, 11, a rectifier 14 which is connected with the transformer and supplies a voltage waveform having a leading edge, a trailing edge and a peak, and a charging circuit which connects the rectifier with the capacitor 26 and charges it at a rated DC output voltage.例文帳に追加

電源は、コンデンサ２６と、ＡＣライン入力端子１０，１１に結合された変圧器１２と、変圧器に結合され、立上がり端部、立下り端部およびピークを有する電圧波形を供給する整流器１４と、公称ＤＣ出力電圧にコンデンサ２６を充電する整流器とコンデンサとを結合する充電回路を含む。 - 特許庁

An input buffer 100 being the signal level conversion circuit is provided with a differential amplifier circuit 10 being a current mirror amplifier that amplifies a voltage between nodes N1, N2 respectively receiving an external signal and a reference signal to provide an output of an internal signal and with a bias circuit 20 that applies a common bias voltage Vbs to the nodes N1, N2.例文帳に追加

本発明に従う信号レベル変換回路である入力バッファ１００は、外部信号および基準信号がそれぞれ伝達されるノードＮ１およびＮ２の電位差を増幅して内部信号を出力するカレントミラーアンプである差動増幅回路１０と、ノードＮ１およびＮ２に共通のバイアス電圧Ｖｂｓを印加するバイアス回路２０とを備える。 - 特許庁

The level shift circuit (3) is provided with a level shift circuit (4) for outputting a pair of input signals by respectively level-shifting to the binary signals having amplitude between the second positive power source voltage VDD2 and negative power source voltage, and a timing adjustment circuit (5) for adjusting the timings of level change of two signals respectively outputted from the level shift circuit (4).例文帳に追加

レベルシフト回路（３）は、一対の入力信号を第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の信号にそれぞれレベルシフトさせて出力するレベルシフト回路部（４）と、レベルシフト回路部（４）からそれぞれ出力された２つの信号のレベル変化のタイミングを調整するタイミング調整回路部（５）とを備える。 - 特許庁

The liquid crystal backlight drive circuit is connected to a DC power source 1 with an input terminal of a DC/DC converter circuit for raising voltage to a high voltage, connecting a plurality of light-emitting diodes 201 to 225 with an output terminal thereof in series, further detecting current of the light-emitting diodes 201 to 225 and stabilization-controlling the current by the DC/DC converter.例文帳に追加

直流電源１を、高い電圧に昇圧するＤＣ／ＤＣコンバータ回路の入力端子に接続して、出力端子に複数の発光ダイオード２０１〜２２５を直列に接続するともに、発光ダイオード２０１〜２２５の電流を検知して、その電流を前記ＤＣ／ＤＣコンバータによって安定化制御することを特徴とした。 - 特許庁

The conductive member 15 is formed to an S shape in section provided with a first grasping section 17 which grasps the end formed with the voltage output terminals 11a of the first circuit board 11 on both surfaces and a second grasping section 18 which grasps the end formed with the voltage input terminals 13a of the second circuit board 13 on both surfaces.例文帳に追加

導通部材１５は、第１の回路基板１１の電圧出力端子１１ａが両面に形成された端部を挟持する第１の挟持部１７と、第２の回路基板１３の電圧入力端子１３ａが両面に形成された端部を挟持する第２の挟持部１８と、を備えた断面Ｓ字状に形成されている。 - 特許庁

A video circuit includes a video processing circuit 10, in which a sync chip and a pedestal of an input video signal S11, containing a synchronizing signal, are clamped by a clamp circuit 11 and outputted as a video drive signal by performing video processing thereon, and a charge pump circuit 20 for generating a negative voltage -V for negative voltage power supply requested to the video processing circuit 10.例文帳に追加

同期信号を含む入力映像信号Ｓ１１のシンクチップとペデスタルをクランプ回路１１によりクランプし、映像処理し、映像駆動信号として出力する映像処理回路１０と、該映像処理回路１０に要求される負電圧電源用としての負電圧−Ｖを発生するチャージポンプ回路２０とを有する。 - 特許庁

The selecting section 40 selects at least one of the plurality of current amplifying sections 50 corresponding to the number of the actuators 7 to be driven simultaneously and the printing density of images to be printed with the recording head 11, and the driving signal with its voltage component amplified with the voltage amplifying section 54 is inputted to the input end of the selected current amplifying section 50.例文帳に追加

選択部４０は、同時に駆動するアクチュエータ７の個数または記録ヘッド１１によって印字する画像の印字密度に応じて、複数の電流増幅部５０の少なくとも１つを選択し、選択した電流増幅部５０の入力端に電圧増幅部５４で電圧成分が増幅された駆動信号を入力する。 - 特許庁

The gain control circuit 20 includes an input-stage transformer 21 which boosts an inputted FM signal αS_FM and outputs it, a voltage limiter circuit 23 which attenuates the FM signal αS_FM by an attenuation amount c, and an output stage transformer 25 which steps-down a frequency modulation signal cαS_FM output from the voltage limiter circuit 23 and outputs it.例文帳に追加

また、利得制御回路２０は、入力されたＦＭ信号αＳ_FMを昇圧して出力する入力段トランス２１と、ＦＭ信号αＳ_FMを減衰量ｃで減衰させる電圧リミッタ回路２３と、電圧リミッタ回路２３から出力された周波数変調信号ｃαＳ_FMを降圧して出力する出力段トランス２５と、を備えている。 - 特許庁

In a video signal output part 20, an input video signal Si is inversion-processed by an inversion processing part 21, and the inversion- processed video signal is clamped so that the non-inverted side black level and the inverted side black level are set symmetrical to a reference voltage Vref from a reference voltage generation part 10, to obtain an output video signal So.例文帳に追加

映像信号出力部２０では、入力映像信号Ｓｉを反転処理部２１で反転処理し、その反転処理後の映像信号を、その非反転側黒レベルおよび反転側黒レベルを基準電圧発生部１０からの基準電圧Ｖｒｅｆに対して対称に設定するようにクランプして、出力映像信号Ｓｏを得る。 - 特許庁

Idle circuits 108-1, 108-2, depending on an idle operation completion signal 113, control a data input state to the integrated circuit in an idle state of holding a previous value or the previous value being reversed, until a time point that the power supply voltage stabilization determination circuit detects a state that the power supply voltage is stabilized from a start time point of clock control timing.例文帳に追加

アイドル回路１０８−１、１０８−２は、アイドル動作完了信号１１３に基づいて、クロック制御タイミングの開始時点から電源電圧安定化判定回路が電源電圧が安定する状態を検出する時点まで、集積回路へのデータ入力状態を前値保持又は前値反転のアイドル状態に制御する。 - 特許庁

In the condition with the fan motor 31 being locked, when the input terminal of the reset current control circuit 36 receives an alarm signal, the output terminal of the reset current control circuit 36 outputs a voltage signal higher than the reference voltage, when the fan motor 31 is rotated at a low speed, to the drive circuit 32, so as to make a reset current of the fan motor 31 lowered.例文帳に追加

そして、ファンモーター３１がロックされている状態の時、リセット電流制御回路３６の入力端子が警報信号を受け取ると、リセット電流制御回路３６の出力端子は、ファンモーター３１が低速で回転する時の基準電圧より高い電圧信号を駆動回路３２に出力し、ファンモーター３１のリセット電流を低下させる。 - 特許庁