「junction array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A memory array that includes such a magnetic tunnel junction 200 is also provided.例文帳に追加

このような磁気トンネル接合デバイス２００を備えたメモリ・アレイも提供する。 - 特許庁

BULK HETERO-JUNCTION PHOTOELECTRIC CONVERTING ELEMENT, PHOTOSENSOR ARRAY, AND RADIATION IMAGE DETECTOR例文帳に追加

バルクへテロ接合型光電変換素子、光センサアレイおよび放射線画像検出器 - 特許庁

MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL, MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY, AND METHOD FOR SELECTING AND RECORDING MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法 - 特許庁

A module housed in a module array is fixed by an interlock device, and an electric junction is secured.例文帳に追加

モジュールアレイに収納されたモジュールをインターロック装置により固定し、電気的接合を確保する。 - 特許庁

COPLANAR-WAVEGUIDE JOSEPHSON JUNCTION ARRAY STRUCTURE, DIGITAL-ANALOG CONVERTER USING IT, JUNCTION ARRAY FOR PROGRAMMABLE JOSEPHSON VOLTAGE STANDARD, CHIP FOR JOSEPHSON VOLTAGE STANDARD AND JOSEPHSON VOLTAGE GENERATION DEVICE例文帳に追加

準平面導波路型ジョセフソン接合アレー構造体、それを用いたデジタル−アナログ変換器、プログラマブルジョセフソン電圧標準用接合アレー、ジョセフソン電圧標準用チップ、ジョセフソン電圧発生装置 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To provide a micro-heater array and a pn junction forming method capable of forming pn junction into the large area by forming the high-quality pn junction on an inexpensive and easily preparatory substrate such as a glass substrate.例文帳に追加

ガラス基板などの低価で且つ用意し易い基板上に高品質のｐｎ接合を形成することができ、ｐｎ接合を大面積化することができるマイクロヒーターアレイ及びｐｎ接合の形成方法を提供する。 - 特許庁

An element array formed by combining MTJ (magnetic tunnel junction) elements 23 and dummy elements 28 has a lattice-shaped dense pattern.例文帳に追加

ＭＴＪ素子２３及びダミー素子２８を合わせた素子アレイは、格子状の密集パターンを有している。 - 特許庁

To solve a problem relating a SDT junction having a defect in a memory array of a resistive cell intersection.例文帳に追加

抵抗性セル交差点メモリアレイにおける欠陥のあるＳＤＴ接合に関連した問題を克服すること。 - 特許庁

To reduce jitter level by stabilizing the junction temperature of a timing generator comprising a CMOS gate array.例文帳に追加

ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジャンクション温度を安定化させ、ジッタ値を減少させる。 - 特許庁

To provide a structure of a photosensor array wherein improvement of junction property of the photosensor array and a peripheral circuit and restraint of generation of disconnection of a conducting layer can be realized while the number of manufacturing processes is reduced, and a method of manufacturing the photosensor array.例文帳に追加

製造プロセスを削減しつつ、フォトセンサアレイと周辺回路との接合性の改善、導電層の断線の抑制を図ることができるフォトセンサアレイの構造と、その製造方法を提供する。 - 特許庁

To provide a manufacturing method of an array type semiconductor laser device that improves a process for joining metal in a laser array and a base efficiently, and can solve a short-circuiting problem by a metal junction substance fused in the junction.例文帳に追加

レーザーアレイとベースの金属接合工程を効率的に改善し、さらには接合の際の溶融された金属接合物質によるショート問題を解決することができるアレイ型半導体レーザー装置の製造方法を提供すること。 - 特許庁

To provide a light emitting element array using a lateral direction pn junction and reduced in the number of bonding pads.例文帳に追加

横方向ｐｎ接合を用いた発光素子アレイであって、ボンディングパッドの数を少なくした発光素子アレイを提供する。 - 特許庁

In one embodiment, the array comprises tunnel junction MRAM cells integrated in the semiconductor chip provided with a current source.例文帳に追加

一実施例では、アレイは、電流源を備えた半導体チップ内に集積されたトンネル接合ＭＲＡＭセルを含む。 - 特許庁

To equally improve resolution by controlling microwave applied to an SNS-type superconducting junction array.例文帳に追加

ＳＮＳ型超伝導接合アレーに照射するマイクロ波を制御して等価的に分解能を向上させるようにすること。 - 特許庁

FERROMAGNETIC TUNNEL JUNCTION RANDOM ACCESS MEMORY, SPIN VALVE RANDOM-ACCESS MEMORY, SINGLE FERROMAGNETIC FILM RANDOM-ACCESS MEMORY AND MEMORY CELL ARRAY USING THEM例文帳に追加

強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ - 特許庁

A constant voltage of the SNS-type superconducting junction array 50 is generated between the ground 49 and the right side terminal of the output terminals 60.例文帳に追加

接地４９と出力端子６０の右側端子間にＳＮＳ型超伝導接合アレー５０の一定電圧が発生する。 - 特許庁

The pn junction forming method by one embodiment forms the pn junction between first and second heating parts by using heating from the first and second heating parts by impressing voltage on the micro-heater array.例文帳に追加

また、一実施の形態によるｐｎ接合の形成方法は、上記マイクロヒーターアレイに電圧を印加し第１及び第２加熱部からの発熱を利用して第１及び第２加熱部の間にｐｎ接合を形成する。 - 特許庁

The magnetic tunnel junction(MTJ) device can be used as a magnetic field sensor in a magnetic disk drive or as a memory cell in a magnetic random access memory(MRAM) array.例文帳に追加

磁気トンネル接合（ＭＴＪ）装置は、磁気ディスク・ドライブ内の磁界センサとして、または 磁気ランダム・アクセス（ＭＲＡＭ）アレイ内のメモリ・セルとして使用可能である。 - 特許庁

With such a structure, the conversion resolution (the number of bits) can be improved, by serially connecting the junction array group and summing the voltages.例文帳に追加

このような構成により、接合アレー群を直列接続して電圧加算をすることにより、変換分解能（ｂｉｔ数）を高めることができる。 - 特許庁

The junction box 11 converts the scanning angle control signal into a fixed value without delay, before the signal is input to a phased array antenna 6.例文帳に追加

ジャンクションボックス１１は、走査角制御信号がフェーズドアレイアンテナ６に入力される前に、遅延無く走査角制御信号を固定値に置換する。 - 特許庁

By forming the conductive carbon nanotube array 33 in the p-type semiconductor layer 34, the surface area of p-n junction can be maximized.例文帳に追加

ｐ型半導体層３４の内部に伝導性炭素ナノチューブ配列体３３を設けることによって、ｐ−ｎ接合の表面積を最大化することができる。 - 特許庁

A plurality of LED array modules (320) with small numbers of chips mounted thereon are used, each emitting surface is joined to a connection light-guiding member (330) and also a diffuse reflection layer (331) is disposed at a non-junction part on a surface on the junction side of a connection light-guiding member (330).例文帳に追加

少数のチップを搭載したＬＥＤアレイモジュール（３２０）を複数用い、それぞれの出射面を連結導光部材（３３０）に接合するとともに、連結導光部材（３３０）の接合側の面の非接合部に拡散反射層（３３１）を設ける。 - 特許庁

The method of manufacturing the mounting product in which an electrode 11 of a photo-diode array and an electrode 71 of an ROIC (Read-Out IC) 50 are joined together via the junction bumps 79, 9 includes the step of forming the junction bump 79 on the electrode 71 of the ROIC, and the step of chemical-mechanical-polishing (CMP) the junction bumps 79 on the entire of the ROIC.例文帳に追加

フォトダイオードアレイの電極１１とＲＯＩＣ５０の電極７１とが、接合バンプ７９，９を介在させて接合された実装製品の製造において、ＲＯＩＣの電極７１に接合バンプ７９を形成する工程と、ＲＯＩＣの全体の接合バンプ７９を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）する工程とを備えることを特徴とする。 - 特許庁

A diaphragm part 1 in which a detecting element (a p-n junction diode) D_j,_i is arranged is supported in an array isolation region 3 in a hollow state by a first support leg 2a and a second support leg 2b.例文帳に追加

検出素子（ｐｎ接合ダイオード）Ｄ_j,iを配置しているダイアフラム部１が、第１支持脚２ａと第２支持脚２ｂにより中空状態でアレイ分離領域３に支持されている。 - 特許庁

To provide an assembling method for preventing a short circuit between elements and variance in characteristics due to an assembly position shift caused when an array semiconductor laser is assembled with a junction surface directed downward.例文帳に追加

アレイ型半導体レーザを接合面下向きで組立てる場合に問題になる素子間の短絡と組立位置ずれによる特性のばらつきを防止する組立方法を提供する。 - 特許庁

With this configuration, the thermal stress generated in junction between a semiconductor laser array 20 and a base can be absorbed and released with the stress releasing layers 81 to improve reliability and efficiently execute heat radiation.例文帳に追加

半導体レーザアレイ２０とベースとの接合時に発生する熱応力を応力緩和層８１により吸収、緩和して信頼性を高めると共に、熱放散を効率良く行う。 - 特許庁

A transducer array is manufactured economically and accurately by dicing of the junction layer of a solid disk of a transducer material conserved strongly in an increment manner.例文帳に追加

堅固に保持される送受波器材料の固体円板の接合層を増分的にダイシングすることによって上記の送受波器アレイを経済的かつ精確に製造する方法も開示される。 - 特許庁

By such configuration, stress that is applied to a soldering junction section of the capacitor array 100 that is generated due to flexure in the packaging substrate 20 becomes small, thus improving falling shock resistance.例文帳に追加

このような構成にすると、実装基板２０のたわみにより発生するコンデンサアレイ１００の半田接合部に加わる応力が小さくなり耐落下衝撃性が向上する。 - 特許庁

The structure of an image sensor pixel in an image detecting array is based on a vertical punch-through transistor where a junction gate surrounded by a MOS gate is connected with a source while surrounding it.例文帳に追加

画像検出アレイにおける画像センサピクセルの構造は縦型パンチスルートランジスタに基づいたものであり、ＭＯＳゲートで囲まれた接合ゲートがソースを囲む状態でソースに接続される。 - 特許庁

A first array composed of a junction leaf cell is constituted so that tiles are arranged by using at least one 1-cell and at least one 0-cell, and at least one logical expression is defined by the relative positional relationship of mutual cells configuring the array.例文帳に追加

接合リーフ・セルから成る第１のアレイは、少なくとも１個の１−セルと少なくとも１個の０−セルを用いてタイルを並べたように構成され、アレイを構成するセル同士の相対的な位置関係によって少なくとも１つの論理式を定義する。 - 特許庁

A junction part including lead terminal rows 42 for output electrically connected to connection terminal rows 11 of a TFT (thin film transistor) array substrate 1, and a part covered with solder resist 7 are included on a part of a TCP (tape carrier package) 4 overlapping with the TFT array substrate 1.例文帳に追加

ＴＣＰ４のＴＦＴアレイ基板１と重なる部分に、ＴＦＴアレイ基板１の接続端子列１１と電気的に接続される出力用リード端子列４２を含む接合部分と、ソルダーレジスト７で覆われた部分とを有するようにした。 - 特許庁

The number of array units is the minimum number of alternative arrays 12 satisfying the condition that the number of whole array units must be a power of two while satisfying the number of array units as an array 11 for execution which is necessary for execution, for satisfying the condition for keeping both the chip size and the junction mounting density at minimum by having the minimum number of alternative arrays.例文帳に追加

アレーユニットの数は、実行に必要な実行用アレー１１としてのアレーユニット数を満足しながら、全アレーユニット数は２のべき乗個でなければならないとする条件を満足する最小限の代替アレー１２の数とし、この最小限の代替アレーの数を有することによりチップサイズと接合実装密度の両方を必要最小限にする条件を満足するように構成する。 - 特許庁

A byte memory cell which constitutes a memory cell array is a semiconductor memory device, which forms a 1-byte memory transistor, arranged long in one direction and of which each junction region and channel region are formed in an active region, and a byte-selecting transistor which is formed in the active region and of which each junction region is directly connected to each junction region of the 1-byte memory transistor.例文帳に追加

メモリセルアレイを構成するバイトメモリセルは、一方向に長く配列されて活性領域にそれぞれの接合領域及びチャンネル領域が形成されている１バイトメモリトランジスタと、活性領域に形成されており、接合領域が１バイトメモリトランジスタにそれぞれの接合領域と直接連結されているバイト選択トランジスタとを含む半導体メモリ装置である。 - 特許庁

To provide a semiconductor device wherein a cell array area can be reduced by forming a bit line contact in a cell array region in a narrow width and junction leakage can be prevented by reducing resistance in word lines and the bit line contact, and to provide a method of manufacturing the same.例文帳に追加

セルアレイ領域におけるビット線コンタクトの幅を小さく形成し、セルアレイ面積を縮小することが可能になるとともに、ワード線およびビット線コンタクトを低抵抗化し、ジャンクションリークを改善することが可能になる半導体装置およびその製造方法を提供する - 特許庁

To provide an array laser diode, being not affected by the number of channels, in which deviation in a rotational direction at mounting is reduced while characteristics such as stress relaxation, high heat release efficiency and high junction property are not damaged.例文帳に追加

実装時の回転方向への位置ズレを低減し、応力緩和、高放熱効率、高接合性の特性を損なわず、チャネル数による影響を受けないアレイ型レーザダイオードを提供する。 - 特許庁

To provide a ferromagnetic tunnel junction element wherein, excellent in heat-resistance and characteristics, the Mn diffusion from an antiferromagnetic layer comprising an Mn array is effectively suppressed even in a thermal process.例文帳に追加

熱処理を受けてもＭｎ系合金を含む反強磁性層からのＭｎ拡散を有効に抑制することができ、特性および耐熱性に優れた強磁性トンネル接合素子を提供する。 - 特許庁

With this configuration, the thermal stress generated in junction between a semiconductor laser array 20 and a base 10 can be absorbed and relaxed by elastic deformation by the stress relaxation layer 71 to improve reliability and efficiently execute heat radiation.例文帳に追加

半導体レーザアレイ２０とベース１０との接合時に発生する熱応力を応力緩和層７１の塑性変形により吸収、緩和して信頼性を高めると共に、熱放散を効率良く行う。 - 特許庁

To convert a junction by matching a post-wall waveguide, using a continuous conductor array and a cavity waveguide to a printed wiring board, having conductor layers on both sides of a dielectric board in a broadband or a desired passband.例文帳に追加

誘電体板の両面に導体層を有する印刷配線基板に、貫通導体列を用いたポスト壁導波管と、空洞導波管とを広帯域または所望の通過帯域で整合させて接続変換する。 - 特許庁

A current control means 13 compares the number of working pulses with the number of reference pulses and regulates the working current of a CMOS gate array T.G.10 such that they are matched each other thus controlling the junction temperature.例文帳に追加

電流制御手段１３は、上記動作パルス数と上記基準パルス数を比較し、基準パルス数に一致するように、ＣＭＯＳゲート・アレイＴ．Ｇ．１０への動作電流を増減してジャンクション温度を制御する。 - 特許庁

Because the elements are separated, the rigidity against a bending moment which acts to the substrate and reinforcing material is increased, and the reliability is increased by reducing the stress formed at the junction between the ball grid array device and the substrate.例文帳に追加

構成要素が離間していることにより、基板および補強材に対して作用する曲げモーメントに対する剛性が増し、ボールグリッドアレイ・デバイスと基板との接合部に生じるストレスが減じられて信頼性が高められる。 - 特許庁

To provide a magnetic tunnel junction type magnetic random access memory cell array that achieves both the thermal stabilization of the magnetization of a free layer and reduction in electric current required for changing the direction of magnetization, to improve operational performance.例文帳に追加

フリー層の磁化状態の熱的安定化と磁化方向を変化させるために要する電流の低電流化とを両立させることにより、動作性能を向上させることが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルアレイを提供する。 - 特許庁

To provide a superconducting digital analog conversion circuit which improves an apparent preparation yield without enlarging both a chip size and a junction mounting density by a spare array, and a driving method of a bias current in the conversion circuit.例文帳に追加

予備のアレーによって、チップサイズと接合実装密度の両方を大きくすること無しに見かけの作成歩留まりを改善する超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法を提供する。 - 特許庁