「junction capacitance」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Thus, a pn junction between the n well 1 and the p^+ diffusion region 2 and that between the n well 1 and the p^+ diffusion region 3 operate as the pn varactor whose capacitance changes by the control voltage VT.例文帳に追加

これにより，ｎウェル１とｐ^+ 拡散領域２との間のｐｎ接合と，ｎウェル１とｐ^+ 拡散領域３との間のｐｎ接合とがともに，制御電圧ＶＴによりキャパシティが変化するｐｎバラクタとして動作する。 - 特許庁

To solve the problem of a semiconductor device constituted to include a plurality of wiring layers covering the highest wiring layer with a protection film that when a cavity is formed among wires to reduce wiring capacitance, junction interface is formed within the protection film at the upper part of the cavity, and the wiring is corroded with water invaded through the junction interface.例文帳に追加

複数の配線層を有し、最上の配線層を保護膜で覆って構成される半導体装置において、配線容量低減のために配線間に空洞を形成した場合、空洞上方の保護膜中に接合界面が形成され、その接合界面を通して浸入した水分によりはいせんが腐食する問題を解決する。 - 特許庁

To make the area of a junction field-effect transistor small and small in parasitic capacitance and to actualize high efficiency and high performance for a semiconductor device, which has mixed mounting of a bipolar transistor and a junction field-effect transistor on a common semiconductor device, and its manufacturing method.例文帳に追加

バイポーラトランジスタと接合型電界効果トランジスタとが共通の半導体基板上に混載されている半導体装置及びその製造方法において、接合型電界効果トランジスタの小面積化、低寄生容量化を達成し、高密度化、高性能化を実現することができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

A ferroelectric capacitor 1 and a p-n junction diode are connected in series to form a nonvolatile memory device which exhibits hysteresis characteristics which change the capacitance when voltage reversing the polarization of the ferroelectric capacitor 1 is applied between electrodes A and C at the ends of the ferroelectric capacitor 1 and the p-n junction diode which are directly connected.例文帳に追加

強誘電体キャパシタ１とｐｎ接合ダイオードを直列に接続し不揮発メモリ素子を構成し、この不揮発メモリ素子は、直接接続した強誘電体キャパシタ１とｐｎ接合ダイオードの両端の電極Ａ、Ｃ間に、強誘電体キャパシタ１を分極反転させる電圧を印加すると、容量が変化するヒステリシス特性を有する。 - 特許庁

The first row selector 20 makes a junction capacitance section of a photo diode discharge with respect to each pixel section of any of m1 rows in the receiver 10, and makes a charge storage section output data corresponding to the amount of charge generated in the photo diode to a reading signal line L1_n.例文帳に追加

第１行選択部２０は、受光部１０における何れかの第ｍ１行の各画素部に対して、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷の量に応じたデータを読出信号線Ｌ１_ｎへ出力させる。 - 特許庁

The second row selector 30 makes the junction capacitance section of the photo diode discharge with respect to each pixel section of any of m2 rows in the receiver 10, and makes the charge storage section output data corresponding to the amount of charge generated in the photo diode to a reading signal line L2_n.例文帳に追加

第２行選択部３０は、受光部１０における何れかの第ｍ２行の各画素部に対して、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷の量に応じたデータを読出信号線Ｌ２_ｎへ出力させる。 - 特許庁

Without having to provide the diode element utilizing junction capacitance, the maximum oscillation frequency can be markedly improved from several GHz band to tens of GHz band, by using bulk VS. inter-drain capacitance 10 and 12 and bulk VS. inter-gate capacitances 11 and 13 by the bulk potential control voltage of first and second MOS transistors 1 and 2 inputted from input terminals 7 and 8.例文帳に追加

接合容量を利用したダイオード素子を具備することなく、入力端子７，８から入力される第１及び第２のＭＯＳトランジスタ１，２のバルク電位制御電圧により、バルク対ドレイン間容量１０，１２と、バルク対ゲート間容量１１，１３とを使用することで、最大発振周波数を数ＧＨｚ帯から数十ＧＨｚ帯に大幅に向上することができる。 - 特許庁

On the other hand, since the signal line and the auxiliary capacitance lines 4 intersect with a insulating film on the TFT substrate of the LCD, there are capacitances at intersection parts and a transient current is made to flow through these capacitances and the junction capacitance of the protecting diode 30 and wiring resistances in the circuit of the driver when the signal of the auxiliary signal lines is inverted and a ground potential Vss is fluctuated.例文帳に追加

一方、ＬＣＤのＴＦＴ基板上では信号ラインと補助容量信号線は絶縁膜を介して交差しているため、交差箇所には容量があり、補助容量信号線の信号が反転するとき、その容量及び保護ダイオード３０の接合容量、回路内の配線抵抗を通して過渡電流が流れグランド電位Ｖｓｓが変動する。 - 特許庁

When the internal power voltage VDD of rectifier circuit 2 stops supply, the leak of charge accumulated in the capacitance element 8 can be prevented, since it becomes reverse bias by PN junction formed of a drain and an N-WELL of the transistor.例文帳に追加

整流回路２の内部電源電圧ＶＤＤが供給停止となった際、トランジスタのドレインとＮ−ＷＥＬＬによって形成されたＰＮ接合によって逆方向バイアスとなるので、静電容量素子８に蓄積された電荷のリークを防止することができる。 - 特許庁

To provide a light receiving element for optical communication that can improve light receiving efficiency and reduce the junction capacitance of a light receiving part by forming a light receiving surface shape by a plurality of projecting surfaces or inclined surfaces with an obtuse angle to each other in a side incident type light receiving element.例文帳に追加

側面入射型受光素子において、受光面形状を凸状あるいは互いに鈍角をなす複数の斜面で構成することにより、受光効率を高め、受光部の接合容量を低減できる光通信用受光素子を提供する。 - 特許庁

To provide a switching circuit employing a wideband gap Schottky barrier diode which can reduce turn on loss of a switching element while controlling ringing caused by junction capacitance of a diode and stray inductance even if a feedback diode consisting of a wideband gap semiconductor is used.例文帳に追加

帰還ダイオードにワイドバンドギャップ半導体によるものを使用しても、該ダイオードの接合容量と浮遊インダクタンスによるリンギングを抑制しつつ、スイッチング素子のターンオン損失も低減できるワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路を提供する。 - 特許庁

An auto-doped layer 2, where the impurity concentration gradually decreases as recedes from the surface of a semiconductor substrate 1, and a lightly-doped layer 3 comprising such impurity concentration distribution as even in depth direction constitute a high specific resistance epitaxial layer 30, which is used to reduce the junction capacitance of a photodiode.例文帳に追加

半導体基板１の表面から遠ざかる方向に向けて不純物濃度が次第に減少するオートドープ層２と、深さ方向に均一な不純物濃度分布を有する低不純物濃度層３を含む高比抵抗エピタキシャル層３０を用いて、フォトダイオードの接合容量を低減する。 - 特許庁

A latch circuit part 105 performs drive control of a transistor M5 which supplies a start current to a constant current circuit part 12, according to a potential rise of a node N4 which is a junction of a diode-connected transistor M7 with a capacitance element C1 into which a current from the transistor M7 flows.例文帳に追加

ラッチ回路部１０５は、ダイオード接続されたトランジスタＭ７と、そのトランジスタＭ７からの電流が流入する静電容量素子Ｃ１との接続点であるノードＮ４の電位上昇に応じて、定電流回路部１２へ起動電流を供給するトランジスタＭ５を駆動制御する。 - 特許庁

For example, when the angular frequency of the applied AC voltage is ω, by detecting a component which is changed by an angular frequency 2ω from among the capacitance signal with a lock-in amplifier (LCD) 17 and finding a position whose value takes an extreme value, the p-n junction position can be specified with high sensitivity and with high accuracy.例文帳に追加

たとえば、印加交流電圧の角周波数がωの場合、容量信号のうち角周波数２ωで変化する成分をロックインアンプ（ＬＡＤ）１７で検出し、その値が極値を取る位置を求めることにより、ｐ−ｎ接合位置を高感度・高精度に特定できる。 - 特許庁

The solid-state imaging device 1 has a light-receiving part 10, a signal reading part 20, a control part 30, light-receiving parts 11 and 12 for dummies including photodiodes for dummies, a discharge means for discharging a junction capacitance part of the photodiodes for dummies, and a scintillator layer 50 so provided as to cover the light-receiving part 10.例文帳に追加

固体撮像装置１は、受光部１０、信号読出部２０、制御部３０、ダミー用フォトダイオードを含むダミー用受光部１１，１２、ダミー用フォトダイオードの接合容量部を放電する放電手段、および、受光部１０を覆うように設けられたシンチレータ層５０を備える。 - 特許庁

To provide, at low costs, a bipolar transistor having the excellent high frequency characteristic by forming a SIC layer having the predetermined retro-grade profile with the simplified process and by reducing a junction capacitance between the base and collector in the method of manufacturing the bipolar transistor including the SIC layer.例文帳に追加

ＳＩＣ層を有するバイポーラトランジスタの製造方法において、簡便な工程により所望のレトログレードプロファイルを有するＳＩＣ層を形成すると共にベース・コレクタ間の接合容量を低減して、高周波特性に優れたバイポーラトランジスタを低コストで提供する。 - 特許庁

In the optical module with the semiconductor light-emitting device 8, an optical fiber 6 transmitting light radiated from the light-emitting element and the semiconductor photodetector 9 which receives light radiated by the light-emitting device, constitution in which the junction capacitance of the photodetector 9 is set in 0.64 pF or less is adopted.例文帳に追加

半導体発光素子８と、この半導体発光素子が放射する光を伝送する光ファイバ６と、半導体発光素子が放射する光を受ける半導体受光素子９と、を有する光モジュールであって、半導体受光素子９の接合容量が０．６４ｐＦ以下である構成を採る。 - 特許庁

To solve the problem that high speed operation can not be expected when an EL element has a large junction capacitance and, when a current course is changed, a transistor which controls a driving current becomes a source follower for a switching transistor connected with a power source line and the source voltage of a driving transistor is varied in accordance with characteristics of a switching transistor.例文帳に追加

ＥＬ素子がおおきな接合容量を持つ場合に、高速動作が期待できないこと、及び、電流経路が変換した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり、駆動用トランジスタのソース電圧がスイッチング用トランジスタの特性により変動する。 - 特許庁

To provide a CPP structured magnetoresistance effect head capable of reducing the influence of etching damage in a magnetoresistance effect sensor film junction end part in a device height direction, suppressing the deterioration of withstand voltage between upper and lower shield layers or the fluctuation of a reproduction characteristic caused by shielding, and keeping a reduced electrostatic capacitance.例文帳に追加

CPP構造磁気抵抗効果型ヘッドにおいて、素子高さ方向の磁気抵抗効果センサ膜ジャンクション端部のエッチングダメージの影響を低減し、また、上部シールド層と下部シールド層の間の絶縁耐圧の劣化や、シールド起因の再生特性の変動を小さく抑え、さらに静電容量を小さく保つ。 - 特許庁

Each switch SW_n, which is provided between a corresponding photodiode PD_n and a common output line L, performs opening and closing operation in response to instruction from the open/close instruction part 23A, and outputs charges accumulated thus far, in a junction capacitance part of the photodiode PD_n to the common output line L by closing.例文帳に追加

各スイッチＳＷ_ｎは、対応するフォトダイオードＰＤ_ｎと共通出力線Ｌとの間に設けられており、開閉指示部２３Ａにより指示されて開閉動作を行い、閉じることで、それまでにフォトダイオードＰＤ_ｎの接合容量部に蓄積されていた電荷を共通出力線Ｌへ出力する。 - 特許庁

In a semiconductor device, charge accumulated on the interface of an SiO_2 surface protective film 16 and a coating part 23 composed of a silicon resin can be reduced by coating the surface of an SiC pn junction diode 10, and setting the thickness of the surface protective film 16 composed of SiO_2 to 2 μm thereby decreasing the capacitance of the SiO_2 surface protective film 16.例文帳に追加

この半導体装置は、ＳｉＣ ｐｎ接合ダイオード１０の表面を被覆すると共にＳｉＯ_２で作製された表面保護膜１６の膜厚を２μｍにすることによって、ＳｉＯ_２表面保護膜１６の静電容量を下げてＳｉＯ_２表面保護膜１６とシリコン樹脂で作製された被覆部２３との境界面に溜る電荷を低減できる。 - 特許庁

The manufacturing method of the capacitance type electromechanical conversion device includes: a step of forming an insulation layer 2 on a first silicon substrate 1 and forming at least one recessed part 3; a step of joining a second silicon substrate 5 on the insulation layer 2 by the fusion junction; and a step of thinning the second silicon substrate 5 and forming a silicon film 7.例文帳に追加

静電容量型電気機械変換装置の作製方法は、第一のシリコン基板１上に絶縁層２を形成し、少なくとも一つ以上の凹部３を形成する工程と、第二のシリコン基板５を絶縁層２上に溶融接合により接合する工程と、第二のシリコン基板５を薄化し、シリコン膜７を形成する工程を有する。 - 特許庁

For this reason, a depletion layer formed in the junction of a P type well layer 102 and a P+ type semiconductor region 103a, and the fourth region 118 can be extended in the direction of the photoelectric transfer section 307, so that the parasitic capacitance can be reduced, electric potential fluctuation by signal charges can be magnified, and the output conversion efficiency can be enhanced.例文帳に追加

このため、Ｐ型ウエル層１０２及びＰ+型半導体領域１０３ａと、第４領域１１８との接合部に形成される空乏層を光電変換部３０７の方向に延ばすことができるため、寄生容量を低減することができ、信号電荷による電位変動を大きくすることができ、出力変換効率を向上させることができる。 - 特許庁

To provide a MOS transistor having an intermediate breakdown voltage structure including a large drain breakdown voltage, small capacitance between a source-drain region and a gate electrode and a high junction breakdown voltage of a channel stop and the source-drain region formed under a field oxide film and capable of controlling the drain breakdown voltage by a simple process.例文帳に追加

ドレイン耐圧が大きく、・ドレイン・ソース領域とゲート電極間の容量が小さく、・フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを簡単なプロセスにより提供することを目的とする。 - 特許庁

To solve the problem that a high frequency semiconductor device having alternately arranged base contact regions and emitter regions increases the emitter region number to ensure an emitter peripheral length for increasing the current capacity, but this needs to increase the base contact region number according to that number and inevitably to enlarge base regions, resulting in an increased base-collector junction capacitance CBC causing high frequency characteristics to be deteriorated.例文帳に追加

ベースコンタクト領域とエミッタ領域が交互に配置された高周波半導体装置では電流容量を上げるためにエミッタ領域を増やしてエミッタ周辺長を確保するとベースコンタクト領域もその数に応じて必要で、必然的にベース領域が大きくなり、ベース-コレクタ間接合容量Ｃ_BCを増やしてしまう。 - 特許庁

When the collector level of the TR Q24 is rapidly decreased attending a voltage drop of the transmission line 23, a current flows through a power lie 27 via the TR Q26 and the capacitor C21, and a compensation current with the same current value as the flowing current flows to a base-emitter junction capacitance of the TR Q24 from the TR Q27 via the common base line 29.例文帳に追加

伝送線２３の電圧低下に伴ってトランジスタＱ２４のコレクタ電位が急峻に低下すると、電源線２７からトランジスタＱ２６およびコンデンサＣ２１を介して電流が流れ、その電流と同じ大きさの補償電流が、トランジスタＱ２７から共通ベース線２９を介してトランジスタＱ２４のベース・エミッタ間接合容量に流れ込む。 - 特許庁

To provide a simple matrix driving type display driving device capable of realizing a display device which is superior in response characteristic by quickly charging a junction capacitance or the like of a display element regardless of a driving current set to a relatively small current value and has a satisfactory display image quality and has a low power consumption and to provide a driving control method for the same.例文帳に追加

単純マトリクス駆動方式の表示駆動装置において、比較的小さな電流値に設定された駆動電流であっても、表示素子の接合容量等を迅速に充電して応答特性に優れ、かつ、表示画質が良好な低消費電力の表示装置を実現することができる表示駆動装置及びその駆動制御方法を提供する。 - 特許庁

To provide an MOS transistor having a high drain breakdown voltage, small capacitance between a drain-source region and a gate electrode, and a high junction breakdown voltage of a channel stop and a source-drain region formed under a field oxide film, which are impossible in a conventional MOS transistor having an LDD structure and having an intermediate breakdown voltage structure capable of controlling the drain breakdown voltage.例文帳に追加

本発明は、従来のＬＤＤ構造を有するＭ０Ｓ型トランジスタでは不可能であったドレイン耐圧が大きく、ドレイン・ソース領域とゲート電極間の容量が小さく、フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを提供することを目的とする。 - 特許庁

A tunable oscillator includes a first transistor, a second transistor connected in parallel with the first transistor, a noise feedback and bias network coupled to the first and the second transistors, a planar coupled resonator network coupled to the first and the second transistors, and a means for dynamically tuning the resonant frequency of the planar coupled resonator network and the junction capacitance of the first and the second transistors.例文帳に追加

第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える。 - 特許庁

The area of a PN junction defined by the anode region 4 and the epitaxial layer 2 is increased in the depth direction along the inner wall of the trench in order to sustain the capacitance thus reducing the chip size.例文帳に追加

半導体基板１上に成長された同導電型のエピタキシャル層２上面に設けた多数個のトレンチ３と、前記エピタキシャル層２上面と前記トレンチ３の側面および底面に形成された逆導電型で低不純物濃度のアノード領域４とを備え、該アノード領域４と前記エピタキシャル層２で形成されるＰＮ接合領域の面積を前記トレンチ内壁に沿って深さ方向に増大させて容量値を維持してチップを小型化することを可能にした。 - 特許庁