「junction- type」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

This metal wiring 14 is provided at its end above the pn junction portion so as to coat the pn junction portion (an interface between the p^--type well layer 12c and the n^+-type semiconductor region 12d) exposed to the light incident surface of the semiconductor substrate 12 (p^--type well layer 12c), and exhibits a lattice shape.例文帳に追加

この金属配線１４は、その端部が半導体基板１２（Ｐ−型ウエル層１２ｃ）の光入射面に露出するｐｎ接合部分（Ｐ−型ウエル層１２ｃとＮ＋型半導体領域１２ｄとの界面）を覆うように当該ｐｎ接合部分の上方に設けられており、格子形状を呈している。 - 特許庁

In each resistive element, an island voltage V1 applied to the n-type layer from a pad p1 allows a pn junction formed at the connection section between the n-type layer and the p-type diffusion layer to be set to a backward bias state for composing a resistor.例文帳に追加

各抵抗素子は、パッドＰ１からＮ型層に印加される島電圧Ｖ１によって、Ｎ型層とＰ型拡散層との結合部に形成されるＰＮ接合が逆バイアス状態となり、抵抗体を構成する。 - 特許庁

The light emitting device is provided with a substrate 21, a junction structure comprising an n-type semiconductor layer 22 and a p-type semiconductor layer 23 which are formed on a front surface of the substrate 21, and an n electrode 24 formed on the n-type semiconductor layer 22.例文帳に追加

基板２１と、基板２１の上表面に形成されるｎ型半導体層２２とＰ型半導体層２３の接合体構造と、ｎ型半導体層２２に形成されるｎ電極２４とを備える。 - 特許庁

In the junction field effect transistor 1; a p-type lower epitaxial layer 3, an n-type epitaxial layer 4, and a p-type upper epitaxial layer 5 are stacked on a semiconductor substrate 2 in this order from the side of the semiconductor substrate 2.例文帳に追加

接合型電界効果トランジスタ１では、半導体基板２上に、ｐ型下エピタキシャル層３、ｎ型エピタキシャル層４およびｐ型上エピタキシャル層５が、半導体基板２側からこの順に積層されている。 - 特許庁

In a silicon-based power semiconductor device having a super junction structure where an N-type column and a P-type column are repeated alternately, an element having a boron diffusion-suppressing effect is added to the P-type column.例文帳に追加

本願発明は、Ｎ型カラムとＰ型カラムが交互に繰り返されるスーパジャンクション構造を有するシリコン系パワー半導体装置において、前記Ｐ型カラムには、ボロン拡散抑制効果を有する元素が添加されている。 - 特許庁

On a bottom of a mesa containing the vicinity of a junction part between a mesa type second emitter layer and second base layer in the vicinity of a surface of the second base layer, an n-type low resistant gate region 5 is provided via a p-type region 7.例文帳に追加

第２のベース層の表面近傍の、メサ型の第２エミッタ層と第２のベース層との接合部近傍を含むメサの底部に、ｐ型の領域７を介在させてｎ型の低抵抗ゲート領域５を設ける。 - 特許庁

Female-female-type junction terminals 17 are installed on the tab terminals 12a of bus bars 12 installed at edges of a bus bar wiring plate 13.例文帳に追加

バスバー配線板１３の辺縁部に設けたバスバー１２のタブ端子１２ａにメス−マス形の中継端子１７を取り付ける。 - 特許庁

To provide a toggle type magnetic tunnel junction configured to be capable of precisely controlling the magnetic anisotropy axis of a ferromagnetic layer.例文帳に追加

強磁性層の磁気異方性軸の精密な制御が可能となる構造を有するトグル・タイプの磁気トンネル接合を提供すること。 - 特許庁

A normally-on type GaNFET is used for the hetero-junction FET (HEMT) Q5, so that the back-flow prevention circuit is further simplified.例文帳に追加

ヘテロ接合ＦＥＴ（ＨＥＭＴ）Ｑ５はノーマリオン型ＧａＮＦＥＴとすることにより、更に逆流防止回路が簡素化される。 - 特許庁

To improve operation characteristics at high temperature by reducing the ON resistance of a junction type field-effect transistor (JFET) in high-temperature operation.例文帳に追加

、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。 - 特許庁

A constant voltage of the SNS-type superconducting junction array 50 is generated between the ground 49 and the right side terminal of the output terminals 60.例文帳に追加

接地４９と出力端子６０の右側端子間にＳＮＳ型超伝導接合アレー５０の一定電圧が発生する。 - 特許庁

A bypass capacitor C2 is formed by a P-N junction between an N-type well region 2f and the substrate 2 on the side of a digital circuit block 21.例文帳に追加

デジタル回路ブロック２１側では、Ｎウェル領域２ｆとＰ基板２との間のＰＮ接合によりバイパスコンデンサＣ２を形成する。 - 特許庁

The solid-state imaging device comprises a plurality of pixels provided with a photoelectric conversion part, a junction type field effect transistor, and a resetting transistor.例文帳に追加

固体撮像素子は、光電変換部と、接合型電界効果トランジスタと、リセット用トランジスタとを備えた複数の画素を有している。 - 特許庁

This Schottky junction part is included in the diaphragm part 5 in the n-type semiconductor substrate 3 to form a region for sensing pressure.例文帳に追加

このショットキー接合部分が、ｎ型半導体基板３におけるダイヤフラム部５に含まれており、圧力を感知する領域となる。 - 特許庁

To provide a technique capable of achieving both of improvement of a blocking voltage and reduction of an ON resistance, in a junction FET of a normally-off type.例文帳に追加

ノーマリオフ型の接合ＦＥＴにおいて、耐圧の向上とオン抵抗の低減とを両立することができる技術を提供する。 - 特許庁

In the outer peripheral part of the base layer 2, a p-type RESURF layer 5 of low concentration is formed and relieves an electric field in a p-n junction part.例文帳に追加

ｐ型ベース層２の外周部には、低濃度のｐ型リサーフ層５が形成され、ｐｎ接合部での電界緩和を行っている。 - 特許庁

To provide a junction-type optical element which has light resistance without problems in practical terms to a purple-blue laser beam and can easily be manufactured at low cost, a junction prism for an optical pickup, and an optical pickup device mounted with the same.例文帳に追加

青紫色レーザビームに対して実用上問題のない耐光性を有する、低コストで製造容易な接合型光学素子、光ピックアップ用接合プリズム、それを搭載した光ピックアップ装置を提供する。 - 特許庁

METHOD FOR PRODUCING PROTEIN SEMICONDUCTOR, PROTEIN SEMICONDUCTOR, METHOD FOR PRODUCING P-N JUNCTION, P-N JUNCTION, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, ELECTRONIC APPARATUS, AND METHOD FOR CONTROLLING CONDUCTIVITY TYPE OF PROTEIN SEMICONDUCTOR例文帳に追加

タンパク質半導体の製造方法、タンパク質半導体、ｐｎ接合の製造方法、ｐｎ接合、半導体装置の製造方法、半導体装置、電子機器およびタンパク質半導体の導電型の制御方法 - 特許庁

The visible-ray transmitting structure is formed of a transparent substrate and a pn-junction layer comprising p-type and n-type semiconductors provided on the substrate, and has a power generating function utilizing blue to ultraviolet rays.例文帳に追加

透明基板と、基板上に設けられたｐ型半導体及びｎ型半導体のｐｎ接合層とからなる青〜紫外光発電機能を有する可視光透過構造体。 - 特許庁

Thus, junction capacity C of the electric charge detection part 7 is sharply reduced by depleting the P-type well 3 sandwiched between the electric charge detection part 7 and the N-type substrate 2.例文帳に追加

このように、電荷検出部７とＮ型基板２に挟まれたＰ型ウエル３を空乏化することにより、電荷検出部７のジャンクション容量Ｃを大幅に下げることが可能となる。 - 特許庁

In addition, respective concentrations of type p impurity and type n impurity are set to 5×10^17/cm^3 or less at the area near the junction region of the base region and the emitter region.例文帳に追加

そして、ベース領域とエミッタ領域との接合領域近傍において、ｐ型不純物とｎ型不純物のそれぞれの濃度を５×１０^１７／ｃｍ^３以下にする。 - 特許庁

As a result, when a drain voltage becomes high, the electric field is concentrated on a guard ring rather than a lower portion of the junction between the p-type deep layer 10 and the p-type resurf layer 15.例文帳に追加

これにより、ドレイン電圧が高電圧となった時の電界集中部分がｐ型ディープ層１０とｐ型リサーフ層１５の接合部分の下部ではなくガードリング部となる。 - 特許庁

A high concentration phosphoric ion is implanted into a region for forming a pn junction varactor on a p-type Si substrate, and after a carbon is implanted, a low concentration n-type Si layer is formed on the Si substrate.例文帳に追加

Ｐ型Ｓｉ基板上のＰＮ接合バラクタの形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板上に低濃度のＮ型Ｓｉ層を形成する。 - 特許庁

The light emitting semiconductor layer 3 having a light emitting junction part 33 formed in a boundary between a first conductivity type clad 31 and a second conductivity type clad 32 on the layer 2.例文帳に追加

第１コンタクト層２上には、第１導電型クラッド３１と第２導電型クラッド３２の境界に発光接合部３３が形成された発光半導体層３が積層されている。 - 特許庁

The solar cell has a pn junction defined by a p-type semiconductor layer 13 functioning as a light absorbing layer and an n-type semiconductor layer 14 formed thereon.例文帳に追加

光吸収層として機能するｐ形半導体層１３とｐ形半導体層１３に積層されたｎ形半導体層１４とによって構成されるｐｎ接合を含む。 - 特許庁

By lowering the temperature of the solution 4 for epitaxial growth, a PN junction composed of an N type layer 11 and a P type layer 12 is formed on the principal surface of the semiconductor wafer 1 (c).例文帳に追加

（ｃ）エピタキシャル成長用溶液４の温度を下げることにより、半導体基板１の主表面上にＮ型層１１とＰ形層１２とからなるＰＮ接合を形成する。 - 特許庁

The n-type diffusion layer 110a is selectively formed just under the p-type diffusion layer 111a as the top gate, and becomes a channel layer of the junction field effect transistor 151.例文帳に追加

トップゲートとなる前記Ｐ型拡散層１１１ａの直下に選択的に形成された前記Ｎ型拡散層１１０ａは接合型電界効果トランジスタ１５１のチャネル層となる。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 16 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１６が形成されている。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 17 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１７が形成されている。 - 特許庁

To provide a semiconductor device which never breaks even when applied with a high voltage as compared with a junction separation type device, as a dielectric separation type semiconductor device which uses an SOI substrate.例文帳に追加

ＳＯＩ基板を用いた誘電体分離型半導体装置において、接合分離型装置と比較して高い電圧を印加した場合にも破壊しない半導体装置を提供する。 - 特許庁

As a result, a part shown by an arrow A, that is, a junction between a base zone (p type zone 15a) and a collector zone (n+ type impurity zone 26a) is prevented from being subjected to a dielectric breakdown.例文帳に追加

このため、矢印Ａで示す部分で、ベース領域（ｐ型領域１５ａ）とコレクタ領域（ｎ^+型不純物領域２６ａ）との接合部が絶縁破壊するのを防ぐことが可能となる。 - 特許庁

The n-type low refractive index layer 21, the light absorption layer 22 and the p-type high refractive index layer 23 adjoining each other constitute a PIN junction, i.e. an optical detection mechanism (photodetector 24).例文帳に追加

互いに隣り合うｎ型低屈折率層２１、光吸収層２２およびｐ型高屈折率層２３がＰＩＮ接合、すなわち光検出機構（光検出器２４）を構成する。 - 特許庁

Here, an insulating protection film 40 is inserted between the large-area portion 130p and n-type layer 11 to reduce the area of a junction portion between the large-area portion 130p and n-type layer 11.例文帳に追加

そこで、大面積部１３０ｐとｎ型層１１との間に、絶縁性保護膜４０を挿入して、大面積部１３０ｐとｎ型層１１との接合部の面積を減らす。 - 特許庁

A p-type oxide semiconductor layer 16A is laminated and pn-junction is formed on the n-type oxide semiconductor layer 15 at the source and drain electrodes 17A and 17B side.例文帳に追加

ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。 - 特許庁

A MOSFET 10 is provided with a super junction structure 12 between a semiconductor substrate 11 which contains n^+-type impurities and a base layer 15 which contains p-type impurities.例文帳に追加

ＭＯＳＦＥＴ１０は、ｎ^＋型の不純物が含有された半導体基板１１と、ｐ型の不純物が含有されたベース層１５との間にスーパージャンクション構造１２が設けられている。 - 特許庁

The semiconductor device 1 is a vertical power MOSFET having a super junction structure in which a first n-type semiconductor region 9 and a second p-type one 11 are arranged alternately.例文帳に追加

半導体装置１は、ｎ型の第１半導体領域９とｐ型の第２半導体領域１１とが交互に並ぶスーパージャンクション構造を有する縦型のパワーＭＯＳＦＥＴである。 - 特許庁

The parallel type multijunction element connects a plurality of superconducting tunnel type junction devices with a structure holding an electronic tunnel barrier with two superconductors in a sandwich shape through an inductance.例文帳に追加

並列型他接合素子は、電子のトンネルバリアを２つの超伝導体でサンドイッチ状に挟んだ構造の複数個の超伝導トンネル型接合素子を、インダクタンスを介して接続する。 - 特許庁

ELECTRODE CATALYST FOR SOLID HIGH-POLYMER ELECTROLYTE- TYPE FUEL CELL, AND ELECTRODE, ELECTROLYTE FILM/ELECTRODE JUNCTION BODY AND SOLID HIGH-POLYMER ELECTROLYTE-TYPE FUEL CELL USING THE CATALYST例文帳に追加

固体高分子電解質型燃料電池用電極触媒、並びに該触媒を用いた電極、電解質膜—電極接合体および固体高分子電解質型燃料電池 - 特許庁

A thermoelectric element comprises P type elements 3 made of a P type thermoelectric material, N type elements 4 made of an N type thermoelectric material, and two substrates 2 having metal electrodes 5 which can form pairs of PN junction by bonding these different kinds of element 3, 4 in pair.例文帳に追加

Ｐ型熱電材料からなるＰ型エレメント３と、Ｎ型熱電材料からなるＮ型エレメント４と、これら異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する２枚の基板２等、から構成されている。 - 特許庁

A first conductivity type semiconductor layer 1 has a front side which is a light-receiving surface, and a second conductivity type semiconductor layer 2 is disposed on a back side of the first conductivity type semiconductor layer 1, forming a p-n junction with the first conductivity type semiconductor layer 1.例文帳に追加

第１導電型半導体層１は、表面が受光面となっており、第２導電型半導体層２は、第１導電型半導体層１の裏面側に設けられ、第１導電型半導体層１との間でｐｎ接合を構成している。 - 特許庁

After van SiO2 film containing N-type impurity P is formed on the surface of a P-type silicon substrate 14, the P-type silicon substrate 14 is heated so that the P in the SiO2 film is diffused in the surface layer of the P-type silicon substrate 14 without generating PN junction.例文帳に追加

Ｐ型シリコン基板14の表面に、Ｎ型不純物Ｐを含んだＳｉＯ_２膜を形成した後、Ｐ型シリコン基板14を加熱して、上記ＳｉＯ_２膜中のＰを、ＰＮ接合を生成することなく、Ｐ型シリコン基板14の表面層中に拡散させる。 - 特許庁

This LED uses a GaN nano rod 30 in which an n-type GaN nanorod 31, an InGaN quantum well 33, and a p-type GaN nano rod 35 are arranged continuously in the longitudinal direction, by inserting the InGaN quantum well 33 between the junction surfaces of the p-n junction GaN nanorods 31 and 35.例文帳に追加

ｐ-ｎ接合ＧａＮナノロッドのｐ-ｎ接合面にＩｎＧａＮ量子井戸(quantum well)を差し込んで、ｎ型ＧａＮナノロッド３１、ＩｎＧａＮ量子井戸３３、およびｐ型ＧａＮナノロッド３５がこの順に長手方向に連続してなるＧａＮナノロッド３０を用いる。 - 特許庁

The imaging element includes, between a pair of electrodes, a photoelectric conversion film (a photosensitive layer) having a bulk hetero-junction structure layer as an intermediate layer, or a photoelectric conversion film having a structure comprising two or more repeated structures of pn junction layers respectively formed of p-type and n-type semiconductor layers.例文帳に追加

１対の電極間に、バルクヘテロ接合構造層を中間層とする光電変換膜（感光層）、又はｐ型半導体の層とｎ型半導体の層で形成されるｐｎ接合層の繰り返し構造の数を２以上有する構造を持つ光電変換膜を含有する撮像素子。 - 特許庁

The semiconductor device includes a normally-on hetero junction field effect transistor 100 having high withstand voltage; and a hetero junction field effect transistor 100 operating equally to that of a normally-off type, by forming a normally-off insulating gate type field effect transistor 200 into monolithic and connecting them in cascode.例文帳に追加

高耐圧を有するノーマリオン型のヘテロ接合電界効果トランジスタ１００とノーマリオフ型の絶縁ゲート型電界効果トランジスタ２００をモノリシックに形成し、それらをカスコード接続することによって、ノーマリオフ型と同等の動作をするヘテロ接合電界効果トランジスタ１００を備えた構成とする。 - 特許庁

This cassette type wire connection part housing cover 1 is a member fitted in a component attachment penetration part 17 instead of an electric component such as a cassette type relay or a fuse fittable in the component attachment penetration part 17 formed in a junction box body 11 of the electric junction box 10.例文帳に追加

カセット式の電線接続部収容カバー１は、電気接続箱１０の接続箱本体１１内に形成された部品取付貫通部１７に嵌め込み可能なカセット式のリレー、ヒューズ、等といった電気部品の代わりに、部品取付貫通部１７に嵌め込まれる部材である。 - 特許庁