1153万例文収録!

「junction- type」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > junction- typeの意味・解説 > junction- typeに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

junction- typeの部分一致の例文一覧と使い方

該当件数 : 923



例文

A semiconductor apparatus includes: an n+ type semiconductor substrate 1; an n- type drift region 2 formed on the upper surface of the n+ type semiconductor substrate 1; an anode electrode 3 formed on the upper surface of the n- type drift region 2 and forming a Schottky junction A with the n- type drift region 2; and a cathode electrode 4 electrically connected to the n+ type semiconductor substrate 1.例文帳に追加

半導体装置は、n+型半導体基板1と、n+型半導体基板1の上面上に設けられたn−型ドリフト領域2と、n−型ドリフト領域2の上面上に設けられ、n−型ドリフト領域2とショットキー接合Aを形成するアノード電極3と、n+型半導体基板1に電気的に接続されたカソード電極4とを備える。 - 特許庁

In a power type semiconductor device having a super-junction structure in a first conduction type drift region of each of an active cell region, a chip peripheral region and an intermediate region therebetween, the width of at least one of second conduction type column regions constituting a super-junction structure in the intermediate region is set to be larger than the width of the other regions.例文帳に追加

本願発明は、アクティブセル領域、チップ周辺領域、および、これらの間の中間領域のそれぞれの第1導電型のドリフト領域にスーパジャンクション構造を有するパワー系半導体装置において、この中間領域においてスーパジャンクション構造を構成する第2導電型のカラム領域の少なくとも一つの幅を他の領域よりも大きくしたものである。 - 特許庁

The n-type high-density region HR has higher n-type impurity density than the n^- epitaxial layer EP, is disposed between the p-type back gate region BG and n-type drain region DR, and has peak density at a deeper position from the principal surface 12 than a pn junction portion of the p-type back gate region BG and n^+ source region SR.例文帳に追加

n型高濃度領域HRは、n^-エピタキシャル層EPよりも高いn型不純物濃度を有し、p型バックゲート領域BGとn型ドレイン領域DRとの間に位置し、かつp型バックゲート領域BGとn^+ソース領域SRとのpn接合部よりも主表面12から深い位置にピーク濃度を有している。 - 特許庁

The junction type field effect transistor comprises a p-type semiconductor film 2 formed on the front side of an n-type semiconductor C substrate 1, an n-type semiconductor film 3 involving a channel region 4 formed thereon, source and drain regions 5, 6 formed at both sides of the channel region on the semiconductor film 3, and a gate electrode 13 in contact with the n-type semiconductor substrate.例文帳に追加

n型半導体C基板1の表(おもて)面に成膜されたp型半導体膜2と、その上に形成されたチャネル領域4を含むn型半導体膜3と、n型半導体膜の上であって、チャネル領域の両側に形成されたソース、ドレイン領域5,6と、n型半導体基板に接して設けられたゲート電極13とを備える。 - 特許庁

例文

In this manufacturing method of the photovoltaic device in pin junction structure with amorphous silicon as a main material, a p-type layer 3 is formed and then hydrogen plasma treatment is made to the p-type layer 3, then CO2 plasma treatment is made for oxidizing a p-type layer surface, and a buffer layer 4a is formed between the p-type layer and an i-type layer.例文帳に追加

非晶質シリコンを主材料としたpin接合構造を有する光起電力装置の製造方法において、p型層3を形成後にこのp型層3に水素プラズマ処理を施し、その後CO_2プラズマ処理を行いp型層表面を酸化させて、p型層とi型層との間のバッファ層4aを形成する。 - 特許庁


例文

To provide a cassette type wire connection part housing cover capable of housing a wire connection part of a bundle of wires while effectively using an empty space in an electric junction box and thereby capable of improving stability of wires arranged in the electric junction box; and to provide an electric junction box equipped with the wire connection part housing cover.例文帳に追加

電気接続箱内の空きスペースの有効利用を図りつつ電線の束の電線接続部を収容でき、それにより電気接続箱内に配索された電線の安定性を向上させることができるカセット式の電線接続部収容カバー、および該電線接続部収容カバーを備えた電気接続箱を提供すること。 - 特許庁

This varactor diode does not have a junction formed of the p^+ diffusion layer which is hard to vary in capacity and has high resistance and the n type epitaxial layer 20, so the capacity variation rate of the p-n junction is improved and the diode is driven with the low voltage, so that the capacity variation of the p-n junction can follow up a high-frequency voltage.例文帳に追加

本発明の可変容量ダイオードでは、容量が変化しにくく高抵抗であるp^+拡散層40とn型エピタキシャル層20との接合が形成されないので、pn接合の容量変化率が向上して低電圧で駆動されるようになり、pn接合の容量変化が高周波の電圧に追従できるようになる。 - 特許庁

To provide a vertical type transistor having a buried junction in which a dopant concentration can be highly maintained while a depth of a junction where dopant is diffused can be controlled, which achieve improved contact resistance, and improve threshold voltage (Vt) of a channel by reducing the distance of separation between the channel region and the buried junction, and method for forming the same.例文帳に追加

ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧(Vt)を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。 - 特許庁

At the substrate 51, the cap-type heat sink 55, and a junction, a first magnetic material 52 formed on the substrate and a second magnetic material 54 formed on the cap-type heat sink are disposed in opposition to each other.例文帳に追加

基板51とキャップ型放熱板55と接合部において、基板に形成された第1磁性体52と、キャップ型放熱板上に形成された第2磁性体54とが対向するように配置されている。 - 特許庁

例文

An N-type polycrystalline silicon region 103A and a P-type polycrystalline silicon region 103B are formed in a polycrystalline silicon film 103 as the gate electrode to be adjacent to each other with the PN junction boundary 105 interposed.例文帳に追加

ゲート電極となる多結晶シリコン膜103中に、PN接合境界105を挟んで隣接するようにN型多結晶シリコン領域103AとP型多結晶シリコン領域103Bとが形成されている。 - 特許庁

例文

Each p-n junction between an n-type sub-region and a p-type sub-region is reverse biased, thereby reducing or eliminating noise/crosstalk coupling between the transmitter region 101 and the receiver region 102.例文帳に追加

n型サブ領域とp型サブ領域との間のpn接合は逆バイアスされ、それにより、トランスミッタ領域101とレシーバ領域102との間の雑音およびクロストークの結合が低減または除去される。 - 特許庁

A pn junction is formed by forming an n-type diffusion layer 3 on the light receiving surface side of a p-type polysilicon substrate 2, and an antireflection film 4 and a light receiving surface silver electrode 10 are formed, respectively, on the light receiving surface.例文帳に追加

p型多結晶シリコン基板2の受光面側にn型拡散層3を形成することによりpn接合を形成し、受光面には反射防止膜4および受光面銀電極10をそれぞれ形成する。 - 特許庁

The semiconductor laser 1 comprises an n-type GaN substrate 2, a semiconductor laminate structure 3 that is formed on the n-type GaN substrate 2 and includes a p-n junction, and an electrode 8 formed on the semiconductor laminate structure 3.例文帳に追加

半導体レーザ1は、n型GaN基板2と、n型GaN基板2上に形成されpn接合を含む半導体積層構造3と、半導体積層構造3上に形成された電極8とを有する。 - 特許庁

To provide an organic-inorganic hybrid junction type photoelectric transducer of high sensitivity, which has signal gain G and has a visible-ultraviolet optical wave band having superior response and low dark current property such as a p-i-n or Schottky type.例文帳に追加

信号利得Gを有しかつ、p-i-nやショットキー型のような優れた応答性と低い暗電流性を備えた可視−紫外光波帯の高感度の有機−無機ハイブリッド接合型光電変換素子を提供する。 - 特許庁

Then, an n-type threshold control diffusion layer 17b having a relatively deep junction while both the sides are held by p-type source/drain regions 16b is formed on the semiconductor substrate 11 directly below the gate electrode 15b.例文帳に追加

そして、ゲート電極15b直下の半導体基板11に両側をP型ソース・ドレイン領域16bに挟まれ、相対的に接合深さの深いN型しきい値制御拡散層17bが形成されている。 - 特許庁

When the organic field effect transistor is turned OFF, a reverse bias is applied to a pn junction interface between the n-type organic semiconductor film 3_1n and the p-type organic semiconductor film 3_2p to widen a depletion layer, so that a leakage current can be more reduced than usual.例文帳に追加

オフ時にはp形有機半導体膜3_2pとn形有機半導体膜3_1nとのpn接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。 - 特許庁

Then, the electrical insulating properties of the semiconductor laser element 16 and the heat sink are ensured by a depletion layer generated in the P-N junction section of the P-type Si substrate 12a and N-type impurity region 12b of the sub-mount 12.例文帳に追加

ここで、サブマウント12のP型Si基板12aとN型不純物領域12bとのPN接合部に生じる空乏層により、半導体レーザ素子16とヒートシンクとの電気的な絶縁性が確保されている。 - 特許庁

The semiconductor device thus formed has a horizontal hole structure on the border of the p-type semiconductor region and n-type semiconductor region of the sidewall, thereby breakdown voltage is improved at the pn junction.例文帳に追加

この結果、形成される半導体素子は、側壁のうちp型半導体領域とn型半導体領域の境界部分に横穴構造を有することになり、pn接合部における耐圧性が向上する。 - 特許庁

To provide a thermoelectric conversion element capable of reducing contact resistance following junction between a p-type thermoelectric conversion material and an n-type thermoelectric conversion material, and to provide a thermoelectric conversion module and a method of manufacturing the thermoelectric conversion element.例文帳に追加

p型熱電変換材料とn型熱電変換材料との接合に伴う接触抵抗を低減できる熱電変換素子、熱電変換モジュール、および熱電変換素子の製造方法を提供する。 - 特許庁

Then, an n-type threshold control diffusion layer 17a having a relatively shallow junction while both sides are held by p-type source/drain regions 16a is formed on the semiconductor substrate 11 directly below the gate electrode 15a.例文帳に追加

そして、ゲート電極15a直下の半導体基板11に両側をP型ソース・ドレイン領域16aに挟まれ、相対的に接合深さの浅いN型しきい値制御拡散層17aが形成されている。 - 特許庁

A control electrode 12d is an electrode for applying to the p^--epitaxial layer 3 such a voltage that the p^--epitaxial layer 3 and the n-type epitaxial layer 4 are brought into a mutually inverse bias in the case of the OFF-operation of the lateral junction type field effect transistor.例文帳に追加

制御電極12dは、オフ動作時においてp^-エピタキシャル層3とn型エピタキシャル層4とが逆バイアス状態となるような電圧をp^-エピタキシャル層3に印加するためのものである。 - 特許庁

Interval of the P+ type silicon regions 15 is set such that a substantially integrated depletion layer is formed by a PN junction which is formed between the N type silicon region 12 and the P+ type silicon region 15 upon application of a reverse voltage.例文帳に追加

ここで、P^+形シリコン領域15同士の間隔は、逆方向電圧の印加時にN形シリコン領域12とP^+形シリコン領域15との間に形成されるPN接合により、実質的に一体化した空乏層が形成されるように構成されている。 - 特許庁

After that, a mesa groove 8 is formed by etching the P-type semiconductor layer 3, a PN junction JC, the N-type semiconductor layer 2 and a partial thickness of the semiconductor substrate 1 so that a width of the mesa groove grows from a surface of the P-type semiconductor layer 3 toward the semiconductor substrate 1.例文帳に追加

その後、P型半導体層3の表面から、PN接合部JC、N−型半導体層2、半導体基板1の厚さ方向の途中にかけてエッチングし、半導体基板1に近づくに従って幅が大きくなるメサ溝8を形成する。 - 特許庁

In a junction structure, P+type base regions 3 located on the both sides of a trench 5 are positioned at the lower part than the lowest position of an oxide film 8, and an N-type channel layer 6 is pinched between the two P+type base regions 3 from the both sides on the bottom of the trench 5.例文帳に追加

トレンチ5の両側に位置するP+型ベース領域3を酸化膜8の最下方位置よりも下方に位置させ、トレンチ5の底面においてN−型チャネル層6を2つのP+型ベース領域3で両側から挟みこんだジャンクション構造とする。 - 特許庁

An n^- type doped GaN diode of >1 μm thickness is arranged on the n^+ type doped GaN diode, patterned into a plurality of thin and long fingers, a metal layer is arranged on n^- type doped GaN layer, and a Schottky junction is formed in between them.例文帳に追加

1μmを超える厚さを有するn−型ドープしたGaNダイオードを、複数の細長形の指にパターン化した前記n+型ドープGaNダイオード上に配設し、金属層をn−型ドープGaN層上に配設し、それとの間にショットキー接合を形成する。 - 特許庁

The effective VBM 141 of the active layer 14 is formed at an energy level higher than the VBM 131 of a Be_0.3Zn_0.7Se_0.2Te_0.8 mixed crystal configuring the p-type clad layer 13, and a junction between the active layer 14 and the p-type clad layer 13 is formed in a type I structure.例文帳に追加

活性層14の実効的なVBM141が、p型クラッド層13を構成するBe_0.3 Zn_0.7 Se_0.2 Te_0.8 混晶のVBM131よりも高いエネルギー準位に形成され、活性層14とp型クラッド層13との接合がタイプI構造になっている。 - 特許庁

According to this structure, a depletion layer at the PN junction between the p-type deep layer 10 and an n^--type drift layer 2 is significantly extended to the side of the n^--type drift layer 2 and thereby a high voltage caused by a drain voltage is hardly input into a gate oxide film 8.例文帳に追加

このような構造によれば、p型ディープ層10とn^-型ドリフト層2とのPN接合部での空乏層がn^-型ドリフト層2側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜8に入り込み難くなる。 - 特許庁

Then a junction type FET is constituted by providing a source electrode/drain electrode 7 in ohmic contact with the pair of first conductivity type contact layers 6 respectively and a gate electrode 8 in ohmic contact with the second conductivity type contact layer 2.例文帳に追加

そして、一対の第一導電型コンタクト層6のそれぞれにオーミックコンタクトしてソース電極/ドレイン電極7が、また、第二導電型コンタクト層2にオーミックコンタクトしてゲート電極8がそれぞれ設けられることにより、接合型FETが構成されている。 - 特許庁

The CCD solid-state imaging module includes: a CCD area sensor including an n-type substrate and a p-well formed to the n-type substrate; and an overcurrent prevention means for preventing a forward bias from being applied to a junction between the n-type substrate and the p-well.例文帳に追加

CCD固体撮像モジュールは、n型基板と前記n型基板に形成されるpウェルとを有するCCDエリアセンサと、前記n型基板と前記pウェルとの間の接合に順バイアスが印加されることを防止する過電流防止手段とを有する。 - 特許庁

The device has a PNPN junction structure, having a diffusion layer of a second conductive type, formed in a well of a first conductive type and a diffusion layer of a first conductive type, formed in a well of a second conductive type, with an external resistor being connected to one of the wells to allow limiting a current between an anode and a cathode.例文帳に追加

この装置は、第1導電型のウェルに第2導電型の拡散層が形成され、第2導電型のウェルに第1導電型の拡散層が形成されたPNPN接合構造において、アノード及びカソードの間の電流を制限することができる外部抵抗をウェルに連結した構造である。 - 特許庁

A photodiode small in junction capacity is made of an N-type epitaxial layer 6 and a P-type epitaxial layer 3, and the photodiode is surrounded by a P+-type buried isolated diffused layer 4 and a P-type isolated diffused layer 7 and electrically isolated from a signal processing circuit including a MOS structure of transistor.例文帳に追加

N型エピタキシャル層6とP型エピタキシャル層3とにより接合容量の小さいフォトダイオードが形成され、そのフォトダイオードが、P^+型埋め込み分離拡散層4およびP型分離拡散層7によって取り囲まれて、MOS構造のトランジスタを含む信号処理回路と電気的に分離される。 - 特許庁

A thermoelectric element 1 is equipped with P-type elements 3 formed of P-type thermoelectric semiconductor material, N-type elements 4 formed of N-type thermoelectric semiconductor material, and boards 2B and 2A provided with metal electrodes 5 which are capable of forming PN junction pairs by joining pairs of the dissimilar elements 3 and 4 together.例文帳に追加

P型熱電半導体材料からなるP型エレメント3と、N型熱電半導体材料からなるN型エレメント4と、これらP型及びN型の異種エレメント3、4を一対ずつ接合してPN接合対を形成可能な金属電極5を有する基板2B、2Aを備えた熱電素子1である。 - 特許庁

A plurality of photodiodes 3 are formed on a p-type semiconductor substrate 1 by using pn junction, and a microlens 7 is arranged on each photodiode 3 for condensing incident light to a depletion layer region 4 formed at the pn junction of the photodiode 3.例文帳に追加

PN接合を用いてP型半導体基板1上に複数のフォトダイオード3を形成し、入射光をフォトダイオード3のPN接合部に形成されている空乏層領域4に集光するマイクロレンズ7をフォトダイオード3の上にそれぞれ配置する。 - 特許庁

To make it possible to produce a junction type coated optical fiber ribbon in which two pieces of coated optical fiber ribbons surely line up on the same plane and which has high dimensional accuracy without making the thickness of the resin of a junction larger than the thickness of the coated optical fiber ribbons.例文帳に追加

接合部の樹脂の厚さがテープ状光ファイバ心線の厚さより厚くなることがなく、2本のテープ状光ファイバ心線が確実に同一平面に並ぶ、寸法精度の高い接合型テープ状光ファイバ心線を製造できるようにする。 - 特許庁

In a junction part 5 of concrete members in various secondary products of concrete and in prefabrication construction method, a strip type elastic cushion material 6 is held between mating junction end surfaces of the concrete members, where one end of the cushion material 6 in a width direction cross section is formed thin, with the other end formed thick.例文帳に追加

各種コンクリート2次製品やプレハブ工法におけるコンクリート部材の接合部において、コンクリート部材どうしの接合端面に帯状の弾性クッション材を挟み込み、該クッション材の幅方向の断面において一端を薄く、他端を厚く形成する。 - 特許庁

Thus, the adjacent interval of the practical p-type semiconductor regions 13 is made to become wide on a main surface and narrow at a certain depth, the Schottky junction part is widened, and the Schottky junction part is easily pinched off at reverse bias.例文帳に追加

それによって、実質的なp半導体領域13の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにし、ショットキー接合部を広くするとともに、逆バイアス時にショットキー接合部が容易にピンチオフされるようにする。 - 特許庁

The static-induction transistor is a kind of junction-type field-effect transistor which is developed to reduce impurities in a channel, and ensures current-voltage characteristics free from saturated condition.例文帳に追加

接合型電界効果トランジスタの一種で、チャンネル部の不純物を減らし、電流−電圧特性が飽和状態を示さないよう工夫した静電誘導トランジスタ。 - 特許庁

To provide a power supply, where a depletion type junction FET (JFET) is used and an idling current is zero, and to provide a standby electric power circuit using the power supply and a charging circuit for storage batteries.例文帳に追加

JFETを用いたアイドリング電流がゼロの電源の開発、および、その電源を用いた待機電力回路の開発、ならびに、蓄電池充電回路の開発。 - 特許庁

To suppress short channel effect in a field effect type transistor by preventing the reduction of driving capacity due to depletion of gate electrode and realizing a shallow junction between source and drain.例文帳に追加

電界効果型トランジスタにおいて、ゲート電極の空乏化による駆動能力の低下を防止しつつソース−ドレインの浅い接合を実現して短チャネル効果を抑制する。 - 特許庁

To provide a magnetic tunnel junction type memory cell, suitable for high integration which reduces magnetic influence from ambient, and can write stable magnetic information.例文帳に追加

周囲からの磁気的な影響を低減し、安定した磁気情報の書込をおこなうことのできる、高集積化に適した磁気トンネル接合型メモリセルを提供する。 - 特許庁

To provide a winding wire type coil component capable of preventing short circuit in the vicinity of winding wire junction without complicating a structure and decreasing winding density of the winding wire.例文帳に追加

構造を複雑にしたり巻線の巻回密度を低くしたりすることなく、巻線の接合部近傍でのショートを防止できる巻線型コイル部品を提供する。 - 特許庁

To enhance the quality and the reliability of a magnetic tunnel effect type magnetic head by suppressing the re-deposition of a matter generated by etching onto the side surface part of a magnetic tunnel junction element.例文帳に追加

磁気トンネル接合素子の側面部分に被エッチング物が再付着するのを抑制することにより、品質及び信頼性の大幅な向上を可能とする。 - 特許庁

The turn-down type junction part 4 connects the extendable insulation rod 3 and the support rod 5, and fixes and makes regulatable an angle formed by the extendable insulation rod 3 and the support rod 5.例文帳に追加

可倒式接合部4は、伸縮式絶縁棒3及び支持棒5を繋ぎ、伸縮式絶縁棒3及び支持棒5のなす角度を固定及び調節可能とする。 - 特許庁

Thereby, the OFF-state drain potential is interrupted by the junction structure, and the high potential based on the potential of the drain gets hard to enter the upper part of the N-type channel layer 6.例文帳に追加

これにより、オフ時のドレイン電位がジャンクション構造によって遮られ、ドレインの電位に基づく高電位がN−型チャネル層6の上方に入り込み難くなる。 - 特許庁

To provide a laminated thin film element of p-n junction type having a high stability, less defects, and sufficient tight attachment, and a method of manufacturing the element.例文帳に追加

安定性が高く、欠陥の少ない、十分な密着性を有するp−n接合型の積層薄膜素子および該素子の製造方法を提供することをその目的とする。 - 特許庁

To bring down the contact resistance value of the junction part between the electrode terminal of a semiconductor element and a bump, and to improve the electric characteristic of a flip chip mounting type semiconductor device.例文帳に追加

フリップチップ実装型半導体装置において、半導体素子の電極端子とバンプとの接合部のコンタクト抵抗値を低くし、電気特性の向上を図る。 - 特許庁

To provide a manufacturing method whose process is simple more than a lithography process as a method removing the back passivation film of a back junction type solar batter partially.例文帳に追加

裏面接合型太陽電池の裏面パッシベーション膜を部分的に除去する方法として、フォトリソグラフィー工程よりもプロセスが簡易な製造方法を提供する。 - 特許庁

To provide an inexpensive capacity type dynamic quantity sensor of high reliability, capable of avoiding defective junction in a periphery of a contact part, between a semiconductor substrate and an electrode on an insulator.例文帳に追加

半導体基板と硝子上の電極とのコンタクト部周囲において、接合不良を回避でき、低コストで、信頼性に優れた容量型力学量センサを得ること。 - 特許庁

To provide an inexpensive and downsized thermopile type infrared sensor which can accurately perform measurement with good sensitivity by reducing an influence of infrared rays on a cold junction of a thermopile.例文帳に追加

サーモパイルにおける冷接点の赤外線の影響を低減し、より感度よく、正確に計測ができ、低コストで小型化なサーモパイル型赤外線センサを提供する。 - 特許庁

例文

To provide an optical element of type irradiating light to a Schottky junction part to generate or to detect the terahertz wave and improving the generation efficiency and detection efficiency of the terahertz wave.例文帳に追加

ショットキー接合部に光照射してテラヘルツ波を発生または検出するタイプの、テラヘルツ波発生効率及び検出効率を向上させた光素子を提供する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS