「memory buffer address」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A table that a DTS extracted by a DTS extract means 103, an ID issued by each picture from an ID addition means 104 is related to an address of an input buffer 105 storing a head of a picture is created in a DTS, ID, storage address storage memory 106.例文帳に追加

ＤＴＳ，ＩＤ，格納アドレス保持メモリ１０６に、ＤＴＳ抽出手段１０３で抽出されたＤＴＳとＩＤ付加手段１０４でピクチャ毎に発行したＩＤとピクチャの先頭を格納した入力バッファ１０５のアドレスとを関連づけたテーブルを作成する。 - 特許庁

Moreover, a counter 21 counting the number of units of picture information, an address buffer 22 storing leading addresses and a judgment means judging completion codes are provided in the controller 12 and the controlling of a memory 13 is performed according to the count value, the address information and the judgment signal in the controller 12.例文帳に追加

さらにこのメモリコントローラ１２には、画像情報の単位の数を計数するカウンタ２１と先頭アドレスを記憶するアドレスバッファ２２と終了コードを判別する判別手段２３とが設けられ、これらの計数値、アドレス情報及び判別信号に従ってメモリ１３の制御が行われる。 - 特許庁

The start address and the start time code for each piece of music stored in a buffer memory 16 are taken into a CPU 20, and the number of sectors required for constituting one frame when the compressed data of each piece of the music are decoded is calculated.例文帳に追加

バッファメモリ１６に記憶された各曲の開始アドレスおよび開始タイムコードをＣＰＵ２０に取り込み、各曲の圧縮データを復号したときの１フレームを構成するために必要なセクター数を演算する。 - 特許庁

When rewrite of an MM 12 is performed (11), the memory update information is transferred to a back up node 20 (14) on registering its address A in a retransmission buffer 132 (12, 13) with sequential numbers S in an active node 10.例文帳に追加

現用ノード１０ではＭＭ１２の書き替えが行われる（１１）と、そのアドレスＡをシーケンシャル番号Ｓとともに再送バッファ１３２に登録した（１２，１３）上でメモリ更新情報を予備ノード２０に転送する（１４）。 - 特許庁

Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.例文帳に追加

また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁

If the value indicates a number of clock cycles N that is less than a threshold number, the memory device transfers data associated with a first address between the signaling interface and the data buffer during each of the N cycles of the clock signal.例文帳に追加

この値が、閾値数未満であるクロックサイクル数Ｎを示す場合には、メモリ装置は、クロック信号のＮサイクルのそれぞれの間に、信号インタフェースとデータバッファとの間で、第１のアドレスに関連するデータを転送する。 - 特許庁

When data (AAH) irrelevant to recording data has been stored in a lower address (even address) of head word data of the run length compressed recording data stored in a receiving buffer section 42 (main memory), the irrelevant byte data of the lower address of the word data including the head byte data is nullified by masking to be developed by a decode circuit 28.例文帳に追加

受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のワードデータの下位アドレス（偶数アドレス）に記録データとは無関係なデータ（ＡＡＨ）が格納されている場合には、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。 - 特許庁

Thereafter, the processing advances to a step S13 through steps S11 and S12, and a thumbnail picture to be rotated is generated and is stored in a buffer memory, and the address values of thumbnail picture pointers SNP(n) are updated, and the thumbnail picture is subjected to rotation processing.例文帳に追加

そしてその後、Ｓ１１、Ｓ１２を経てステップＳ１３に進み、回転すべきサムネール画像を作成してバッファメモリに格納すると共にサムネール画像ポインタＳＮＰ（ｎ）のアドレス値を更新し、サムネール画像の回転処理を行う。 - 特許庁

A control circuit 13 erases en bloc data of a non-volatile memory cell selected by a page address signal, successively, performs control that data of one page loaded in the page buffer 2 is written in bloc.例文帳に追加

制御回路１３は書き換えモードにおいて、ページアドレス信号により選択された不揮発性メモリセルについて、一括してデータ消去し、引き続きページバッファ２にロードされた１ページ分のデータを一括してデータ書き込みする制御を行う。 - 特許庁

To solve problems that circuits such as an address generation circuit and a buffer for selecting an input/output data bus are required and circuit scale increases since frame rate of an input video signal is converted into twice as high as a high speed memory in the conventional manner.例文帳に追加

従来は、高速メモリを用いて入力映像信号のフレームレートを２倍に変換しているため、アドレス生成回路や、入出力データバスを選択するバッファ等の回路が必要であり、回路規模が増大する。 - 特許庁

The gateway engine 42 extracts a destination address of new frame data when the buffer memory 40 receives the new frame data and the management unit checks a network interface standard of a destination by utilizing a frame database.例文帳に追加

ゲートウェイエンジン４２は、新しいフレームデータがバッファメモリ４０に入力された場合には、その新しいフレームデータの送信先アドレスを取り出し、管理ユニットがその相手先のネットワークインターフェース規格をフレームデータベースを利用して調べる。 - 特許庁

For example, when the sector capacity of the flash memory is 2048 bites and the sector capacity of the storage device is 512 bites, a data transfer control part 8 starts data transfer to the flash memory from the buffer memory in timing according to 0h, 200h, 400h and 600h when inputting the low 2 bits 00, 01, 10 and 11 of the media sector address.例文帳に追加

例えば、フラッシュメモリのセクタ容量が２０４８バイトで記憶装置のセクタ容量が５１２バイトである場合において、データ転送制御部８はメディアセクタアドレスの下位２ビット００、０１、１０，１１が入力されるとそれぞれカラムアドレス０ｈ、２００ｈ、４００ｈ、６００ｈに対応するタイミングでバッファメモリからフラッシュメモリへのデータ転送を開始する。 - 特許庁

This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.例文帳に追加

これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁

An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage.例文帳に追加

ＭＰＥＧ符号供給装置１は、画像ストリームのチャネル数と同数のＦＩＦＯバッファをバッファメモリ５内に論理的に構成し、符号データ１７０〜１７２を入力して対応するチャネルの書込アドレスポインタ３１〜３３の指すアドレスに書き込み、読出アドレスポインタ３４の指すアドレスから読み出した符号データ１３９を後段のＭＰＥＧビデオデコーダへ出力する。 - 特許庁

The data of the ring buffer memory is shifted synchronous with the carriage of the label 1, and it is detected from the change in the value read from the address corresponding to the position of the printing head 5 that the tip of the label is positioned immediately below the printing head 5, and the printing head is stopped.例文帳に追加

リングバッファメモリ２１のデータはラベル１の搬送に同期してシフトされ、印字ヘッド５の位置に対応するアドレスから読み出された値の変化から、ラベルの先頭が印字ヘッド５の直下に位置したことが検出され、停止される。 - 特許庁

The frame buffer controller 105, the memory address generator 107 and a display data controller 108 operate the attribute value of an image positioned on a display position by operation using the parameter to compose a display image plane, and output display data.例文帳に追加

フレームバッファコントローラ１０５、メモリアドレスジェネレータ１０７および表示データコントローラ１０８は、前記パラメータを用いた演算により当該表示位置に位置する画像の属性値を演算して表示用画面を構成し、表示データを出力する。 - 特許庁

The latest value is reflected on the memory update information by informing an MPU 11 of address values Ae corresponding to the sequential numbers Se by retrieving the retransmission buffer 132 (16) and making the MPU 11 perform read and write the values in the active node 10.例文帳に追加

現用ノード１０では再送バッファ１３２を検索してシーケンシャル番号Ｓｅに対応するアドレス値ＡｅをＭＰＵ１１に通知し（１６）、そのリード及びライトを行わせる（１７）ことにより、最新の値をメモリ更新情報に反映させる。 - 特許庁

In the ferroelectric random access memory device, a pulse generator circuit generates a pulse signal in response to the transition of an address and a chip enable buffer circuit activates a chip enable flag in response to a first transition of the pulse signal.例文帳に追加

本発明の強誘電体ランダムアクセスメモリ装置によると、パルス発生回路はアドレスの遷移に応答してパルス信号を発生し、チップイネーブルバッファ回路は前記パルス信号の第１遷移に応答してチップイネーブルフラグ信号を活性化させる。 - 特許庁

To provide a queue management system which immediately responds to the request/return of queue addresses that simultaneously come from plural ports by providing a buffer in each port without accessing a memory and can simultaneously responds the request and return of a queue address.例文帳に追加

バッファをポート毎に持つことにより、複数のポートから同時に来た、キューアドレスの要求／返却に対して、メモリへのアクセス無しに即座に応答し、キューアドレスの要求と返却に対して、同時に応答することができるキュー管理システムを提供する。 - 特許庁

Compressed data stored in a compression data storage memory 16 are expanded by each division page, and a compression data storage buffer 19 stores a compression data address at the head of a succeeding division page and its reference line every time the expansion of one page is finished.例文帳に追加

圧縮データ格納メモリ１６に格納される圧縮データを、分割の１ページ毎に伸長し、１ページ終了するたびに分割の次ページの先頭の圧縮データアドレスとその参照ラインを圧縮データ格納バッファ１９に格納する。 - 特許庁

In a synchronous bank type multi-port memory, a register/buffer circuit performs input of a read/write signal and an address signal from the outside port, input or output of a data signal from the outside port, and output of an inputted port block signal to the outside.例文帳に追加

同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。 - 特許庁

The control section 30 includes a synchronizing signal detection section 31, a code error correction section 32, a diversity composite section 33, a diversity buffer 34, a decoding section 35, an address detection section 36, an intermittent reception control section 37, a timing maintenance section 38, and a message memory 39.例文帳に追加

制御部３０は、同期信号検出部３１、符号誤り訂正部３２、ダイバーシチ合成部３３、ダイバーシチバッファ３４、デコード部３５、アドレス検出部３６、間欠受信制御部３７、タイミング維持部３８およびメッセージメモリ３９を含んでいる。 - 特許庁

The method and device are especially suitable to be used in the computer graphic system (400) including one or more areas of a memory such as a frame buffer, and the memory areas are organized in a rectangular form as storage areas which are continuous but are not sequential address designable in the 1st storage area (450) of the system (400).例文帳に追加

方法及び装置は、フレームバッファのようなメモリの1つ以上の領域を含むコンピュータグラフィックシステム(400)における使用に特に適合し、そのメモリの領域は、グラフィックシステム(400)の第一の記憶領域(450)内で連続しているが順次アドレス指定可能でない記憶場所として矩形状の態様で編成されている。 - 特許庁

For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.例文帳に追加

例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁

This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.例文帳に追加

本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁

When an optical disk is inserted, a controller reads a directory/ file management area, obtains the size of the directory/file management information from the head address and end address, secures a cache area (X) dedicated to the directory/file management information on a buffer memory corresponding to the size and stores and preserves all the directory/file management information read from the optical disk.例文帳に追加

コントローラは、光ディスクが挿入されたとき、ディレクトリ／ファイル管理領域を読んでその先頭アドレスと最終アドレスとからディレクトリ／ファイル管理情報のサイズを求め、そのサイズに応じてバッファメモリ上にディレクトリ／ファイル管理情報専用キャッシュ領域（Ｘ）を確保し、光ディスクから読み出したディレクトリ／ファイル管理情報を全て記憶して保存する。 - 特許庁

When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.例文帳に追加

冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁

When a certain address is selected, an input field preparation part 12 reads out its corresponding input form, character table and the maximum number of characters from a buffer memory 11, prepares an input field for inputting a mail text in accordance with the input form and displays the input field on the display part 4.例文帳に追加

アドレスが選択されたら、対応する入力フォーム、文字テーブル、最大文字数をバッファメモリ１１に読み出し、入力フィールド作成部１２は、入力フォームに従ってメール本文を入力するための入力フィールドを作成し表示部４に表示する。 - 特許庁

An output voltage of a charge pump 3 is monitored by a voltage detection circuit 5 and when a boosting capability of the charge pump 3 is not sufficient, a buffer 4 and a charge pump 7 are operated to supply a sufficient boosting voltage to an address selector circuit 9 and a memory array 10.例文帳に追加

チャージポンプ３の出力電圧を電圧検出回路５によって監視し、チャージポンプ３の昇圧能力が充分でない場合、バッファ４およびチャージポンプ７を動作させ、充分な昇圧電圧をアドレス選択回路９およびメモリアレイ１０に供給する。 - 特許庁

To solve the problem that conventionally the complexity in control processing and prolongation of performance processing time result, since circuit scale is expanded for the purpose of holding all idle addresses on a buffer memory in an internal table and it is necessary to extract all the idle addresses, while tracking address link information in the case of deleting an arbitrary queue in the conventional linked list system memory control circuit.例文帳に追加

従来のリンクトリスト方式メモリ制御回路では、バッファメモリ上の全ての空きアドレスを内部テーブルに保持するために回路規模の増大をもたらし、また任意のキューを削除する場合にアドレスリンク情報をたどりながら全ての空きアドレスを抽出する必要があり、制御処理の複雑化と実行処理時間の増大をもたらす。 - 特許庁

An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加

アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁

Then an input control means 112 monitors residual capacity information fed from the input buffer 105 and a residual capacity of the DTS, ID, storage address storage memory and controls reading of image data from a recording medium 113 so that both of the residual capacities are not zero.例文帳に追加

そして入力制御手段１１２は、入力バッファ１０５から送られてくる残容量と、ＤＴＳ，ＩＤ，格納アドレス保持メモリの残容量を監視し、両方の残容量が０にならないように記録媒体１１３からの画像データの読み出しを制御する。 - 特許庁

When continuous image pickup signals are buffer-linked to a memory 4 and recording is performed intermittently for a disk medium 9, when recording in intermittent recording is re-started, address detection for deciding a recording re-start position is started from a position going back to a recording finish position of the previous time.例文帳に追加

連続的な撮像信号をメモリ４にバッファリングし、間欠的にディスク状媒体９に記録を行なう際に、間欠記録における記録再開時に、前回の記録終了位置より遡った位置から記録再開位置を決めるためのアドレス検出を開始する。 - 特許庁

Since the memory address of the drawing elements and a developing processing constitution ID are allowed to correspond to each other to be stored in a table, object data to which common developing processing constitution is adaptable can be successively taken out of a buffer to be processed and, therefore, the writing number of times of a developing processing means can be reduced.例文帳に追加

描画要素の格納アドレスと展開処理構成ＩＤとを対応させてテーブルに記憶したので、共通の展開処理構成が適用可能なオブジェクトデータを順次バッファから取り出して処理できるので、展開処理手段の書き換え回数が削減できる。 - 特許庁

When a sector having a last address written therein is filled up, and a buffer memory 10 stores information of a predetermined threshold or more, a microcomputer 12 instructs a driver 8 to stop operations of a disk motor 2, an optical pickup 3, and a carriage motor 4, and then erases the sector.例文帳に追加

マイクロコンピュータ１２が、ラストアドレスを書き込んでいるセクタが一杯になった場合に、バッファメモリ１０に予め定めた閾値以上蓄積されている場合は、ディスクモータ２、光ピックアップ３およびキャリッジモータ４の動作を停止させるようにドライバ８へ指示をした後に当該セクタの消去を行う。 - 特許庁

Further, when the data amount of the buffer memory becomes smaller than the specified amount, the power is supplied to the spindle motor to increase the number of rotation, and the focus and tracking control are started for a pickup, and when the PLL is synchronized, the pickup is positioned to the address previously being held, then the read-out of the data is restarted.例文帳に追加

更に、バッファメモリのデータ量が一定量以下になったらスピンドルモータに電力を供給し、回転数を上げ、ピックアップをフォーカス及びトラッキング制御を開始し、ＰＬＬが同期したら、先に保持しておいたアドレスへピックアップを位置決めし、データの読み出しを再開する。 - 特許庁

A development controller 412 sets a forwarding destination address for each work of developed recording data stored in a line buffer 281 so that a line of data is stored while alternating the images 1 and 2 in the bit map area of a local memory 29, i.e. the DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを設定する。 - 特許庁

A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。 - 特許庁

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18.例文帳に追加

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。 - 特許庁

If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.例文帳に追加

ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁

When a recording error occurs during recording operation, as shown in Fig. (e), data recording is restarted from an address N blocks short of a pointer Ep where the error occurred, and as shown in Fig. (f) and Fig. (g), data are recorded onto the buffer memory 17 while the recorded data are held with the Wp and the Rp being separated with N tracks.例文帳に追加

記録動作中に記録エラーが発生すると、図３（ｅ）のように、エラーが発生したポインタＥｐよりＮトラック分手前のアドレスからデータ記録を再開し、図３（ｆ）、図３（ｇ）のように、ＷｐとＲｐとをＮトラック分隔てて、この記録済みデータを保持しながら、データをバッファメモリ１７上に記録する。 - 特許庁

A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.例文帳に追加

ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁

A drawing control unit 100 for deflecting an electron beam to perform drawing on a desired position of a sample surface makes graphic data include specified information on a least deflection address unit (LSB) and retrieves LSB every time it calls the graphic data within a pattern from a buffer memory, thereby allowing the changeover of LSB by a gain switch 7 of an analog control unit 6.例文帳に追加

電子ビームを偏向して試料面の所望の位置へ描画する描画制御部１００は、描画パターンの図形データに最小偏向アドレス単位（ＬＳＢ）の指定情報を持たせ、パターン内の図形データをバッファメモリ１から呼び出す度にＬＳＢを取り出し、アナログ制御部６のゲイン切替７によってＬＳＢ切替を可能にしている。 - 特許庁

An HDD driver acquires a buffer for data transfer as a physical address from memory management (S90), and performs the mount processing of a file system for dividing an HDD into a file system for log recording and a file system for image formation (S91), and divides the HDD into a partition where a file data section is stored and a partition where a file information part is stored.例文帳に追加

まず、ＨＤＤドライバは、データ転送用バッファを、メモリ管理から物理アドレスとして取得しておき（Ｓ９０）、その後、ＨＤＤをログ記録用ファイルシステムと画像形成用ファイルシステムとに区分けするファイルシステムのマウント処理を行って（Ｓ９１）、ＨＤＤをファイルデータ部を記憶するパーティションと、ファイル情報部を記憶するパーティションとに区分けする。 - 特許庁

A CPU unit 4 detects a new installation when an auxiliary unit 5 is newly installed during execution of a user program 431; assigns an address corresponding to an order by which the auxiliary unit 5 is detected, to a buffer memory 54 of the newly installed auxiliary unit 5; and starts data transfer with the auxiliary unit 5 on the basis of the user program 431.例文帳に追加

ＣＰＵユニット４は、ユーザプログラム４３１の実行中に補助ユニット５が新規装着されたとき、新規装着を検知して、新規装着された補助ユニット５のバッファメモリ５４に当該補助ユニット５の検知順に対応したアドレスを割り付け、当該補助ユニット５との間のユーザプログラム４３１に基づくデータ転送を開始する。 - 特許庁