「memory processor」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

To provide an information processor and a resource lack reporting method capable of knowing it before the activation of application(AP) that a user can not secure resources (such as memory, idle disk capacity and use device) required for activating the AP.例文帳に追加

アプリケーション（ＡＰ）が起動される前に、利用者に起動するのに必要なリソースが不足していることを知らせる。 - 特許庁

A data processing apparatus for securely performing write and read of data between a processor and a nonvolatile memory includes a bus conversion means for converting or decoding the bit array of the respective bid data of data or an address designation signal input via a bus configured of a plurality of signal lines from the processor or the nonvolatile memory, and for outputting the bit data to the nonvolatile memory or the processor.例文帳に追加

プロセッサと不揮発性メモリ間でデータの書き込みと読み出しをセキュアに行なうデータ処理装置において、前記プロセッサまたは前記不揮発性メモリから複数の信号線から成るバスを介して入力されたデータまたはアドレス指定信号の各ビットデータのビット配列を変換また復元し、前記不揮発性メモリまたは前記プロセッサに出力するバス変換手段を備えることを特徴とする。 - 特許庁

An information processing apparatus 400 comprises a processor 410, a main memory 420 and a network 430 and includes, in an instruction set, a memory access instruction to enable a plurality of element data items designated by an instruction, among element data stored in the main memory 420, to be accessed with one instruction.例文帳に追加

情報処理装置４００は、プロセッサ４１０、主記憶４２０、ネットワーク４３０を備え、主記憶４２０に記憶された要素データのうち、命令で指定された複数の要素データを１命令でアクセスできるメモリアクセス命令を命令セットに含む。 - 特許庁

The data processor includes a memory patrol circuit (4) for periodically performing read-access to a memory (2) which performs error correction to read data, and outputs the data according to control of a CPU (1), and for supporting maintenance to the data that the memory holds.例文帳に追加

読み出しデータに対して誤り訂正を行って出力するメモリ（２）をＣＰＵ（１）の制御に従って定期的にリードアクセスすることによって前記メモリが保持するデータに対するメンテナンスを支援するメモリパトロール回路（４）を有する。 - 特許庁

In the electronic endoscopic equipment 10 adjustable in white balance constituted so as to connect a video scope 20 and a processor 30, white balance data set by adjusting white balance is recorded on both of an EEPROM (first memory) 28 and a white balance related memory (second memory) 41.例文帳に追加

ビデオスコープ２０とプロセッサ３０とが接続可能な電子内視鏡装置１０において、ホワイトバランス調整によって設定されたホワイトバランスデータを、ＥＥＰＲＯＭ（第１メモリ）２８とホワイトバランス関連メモリ（第２メモリ）４１の両方に記録する。 - 特許庁

The memory card is equipped with: a host interface (2) for performing transmission and reception of a command and data to/from a data processor; a nonvolatile memory (7) for storing data; a controller (3) for controlling the operation of the memory card; and a storing means (32) for storing predetermined management information.例文帳に追加

メモリカードは、データ処理装置との間でコマンドやデータの送受信を行うホストインタフェース（２）と、データを格納する不揮発性メモリ（７）と、メモリカードの動作を制御するコントローラ（３）と、所定の管理情報を格納する記憶手段（３２）とを備える。 - 特許庁

A simulation device 200 receives memory access requests to be received by an external cache memory 400 arranged on the outside of a processor, selects an optional request out of the memory access requests and simulates the operation of the selected request by previously stored and set cache constitution.例文帳に追加

模倣装置２００は、プロセッサ外部にある外部キャッシュメモリ４００が受けるメモリアクセス要求を受け、そのメモリアクセス要求の内任意の要求を選別し、選別した要求を予め保存し設定されたキャッシュ構成で動作を模倣する。 - 特許庁

The co-processor 50 has a FIFO memory which can store plural operation results at one time, and a memory which saves a reading out position of the memory at the interrupt demand and saves an operator whose result is not read out yet although it is already being operated.例文帳に追加

コプロセッサ５０は演算結果を複数個同時に記憶できるＦＩＦＯメモリを有し、さらに割込要求があったときのメモリの読み出し位置及び起動され未だその演算結果を読み出していない演算数を待避させるメモリを有する。 - 特許庁

A micro processor 110a having a nonvolatile program memory 115a in which a control program is written is connected in series to an auxiliary micro processor 120a having an auxiliary nonvolatile program memory 125 and controls onboard electric load groups 104a, 104b in response to input signals from onboard censor groups 102a, 102b and an analog censor group 103a in cooperation with the micro processor 120a.例文帳に追加

制御プログラムが書き込まれる不揮発プログラムメモリ１１５ａを備えたマイクロプロセッサ１１０ａは、補助不揮発プログラムメモリ１２５を備えた補助マイクロプロセッサ１２０ａとシリアル接続され、協動して車載センサ群１０２ａ・１０２ｂやアナログセンサ群１０３ａからの入力信号に対応して車載電気負荷群１０４ａ・１０４ｂを制御する。 - 特許庁

To solve the problem that it is difficult to achieve a flaw judging and processing function by a plurality of image processing programs because it is impossible to store the image processing programs exceeding a memory size restriction by the memory size restriction of the hardware of processor elements (PE) in an image processor having a plurality of multiprocessor units each of which is composed of a plurality of the processor elements (PE).例文帳に追加

複数のプロセッサエレメント（ＰＥ）からなる複数のマルチプロセッサユニットを有する画像処理装置において、プロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約により、メモリサイズ制約を超える画像処理プログラムを格納することが不可能であることから、複数の画像処理プログラムでの欠陥判定処理機能を実現するのが困難である。 - 特許庁

The memory mounting radio device 20 transfers data acquired from the information processor 10 in a state that it is mounted on the information processor 10 to the prescribed peripheral equipment (peripheral equipment in which the owner of the memory mounting radio device 20 or the information processor 10 possesses) of the various peripheral equipment 30 so as to be reserved, and the management is performed.例文帳に追加

メモリ搭載無線装置２０は情報処理装置１０に装着された状態で、情報処理装置１０から取得されたデータを各種周辺機器３０の中の所定の周辺機器（メモリ搭載無線装置２０または情報処理装置１０の所有者が所有する周辺機器）に転送して保存させるとともに、その管理も実行する。 - 特許庁

When a battery 5 is mounted, only a power source 41 for core of the processor LSI1 and a power source 46 for boot I/O are set to ON, and an environment in which the processor LSI1, a memory 2, and an interface 101 between the processor LSI1 and PMLSI4 can operate is provided.例文帳に追加

電池５の装着時にプロセッサＬＳＩ１のコア用バワーソース４１とブートＩ／Ｏ用パワーソース４６のみの電源をＯＮとし、プロセッサＬＳＩ１と、メモリ２と、プロセッサＬＳＩ１とＰＭＬＳＩ４との間のインタフェース１０１とが動作可能な環境を提供する。 - 特許庁

To provide a pipeline processor creating device, a pipeline processor creating method and a pipeline processor capable of increasing the capacity of internal memory, preventing the increase of stalls in pipeline processing while increasing high-speed hardware resource, and satisfying specifications of a system LSI.例文帳に追加

内部メモリ容量を増大させると共に、高速なハードウェアリソースを増加させながら、パイプライン処理のストール増加を防止し、システムＬＳＩの仕様を満足させるパイプラインプロセッサ生成装置及びパイプラインプロセッサ生成方法並びにパイプラインプロセッサを提供する。 - 特許庁

To provide an image processor dispensing with an additional memory to correct a positional deviation between color components of read color image data by a plurality of line sensors in the case of changing a monochromatic exclusive image processor into a color image processor.例文帳に追加

モノクロ専用画像処理装置をカラー画像処理装置に変更する場合に、複数のラインセンサによって読取ったカラー画像データの色成分間の位置ずれ補正を行うためのメモリを付加することを必要としない画像処理装置を提供すること。 - 特許庁

An interface means 119 for enabling connection with the other data processor 100 is provided in one data processor 101, and a function of enabling connection with the other data processor as a bus master is provided in an internal bus 108 in one data processor to allow the other data processor to directly operate a peripheral function, memory-mapped in the internal bus, from the outside via the interface means.例文帳に追加

一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁

A data processor having a card slot 171 where a card such as a memory card and a modem card is usable is connected to the data processor which does not have a card slot 101 by using a communication device 3 such as a communication cable and the latter data processor is enabled to access a card inserted into the former data processor as if the latter processor had the card slot 101.例文帳に追加

メモリカードやモデムカード等のカードを使用できるカードスロットを持ったデータ処理装置を、通信ケーブル等の通信装置を用いて、カードスロットを持たないデータ処理装置に接続し、カードスロットを持たないデータ処理装置が、あたかもカードスロットを持っているかのように、カードスロットを持ったデータ処理装置に挿入されているカードをアクセスできることを特徴とする。 - 特許庁

One data processor 101 includes an interface means 119 for allowing to be connectable to another data processor 100, wherein the interface means includes a function enabling connecting another data processor as a bus master to an internal bus 108 in one data processor, and a peripheral function memory-mapped to the internal bus is constituted to be directly operated from the outside via the interface means, by another data processor.例文帳に追加

一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁

To provide a device and a method for checking memory, a storage medium and an information processor, with which the confirmation test of fault detection can be easily performed and time required for a memory check can be optimized and shortened.例文帳に追加

故障検出の確認試験を容易に行うことができ、またメモリチェックに要する時間を最適化し短くできる、メモリチェック装置，メモリチェック方法，記憶媒体，情報処理装置を提供する。 - 特許庁

Based on the comparison, the processor disallows an instruction from the first memory page to access the second memory page if a preferential domain of the first security domain is different from that of the second security domain.例文帳に追加

この比較に基づき、第一のセキュリティドメインの優先ドメインが第二のセキュリティドメインのものと異なる場合に、プロセッサは、第一のメモリページからの命令が第二のメモリページへアクセスするのを却下する。 - 特許庁

Such rearrangement is executed by the processor increasing the number of physical addresses reserved as excess memory addresses within the nonvolatile memory device in response to a received capacity adjustment instruction.例文帳に追加

このような再配置は、 プロセッサが受信された容量調整命令に応答して不揮発性メモリ装置内に余分のメモリアドレスに予備された物理的アドレスの個数を増加させることで実行される。 - 特許庁

A signal processor 1 is provided with a first buffer memory 18 outputting a picture signal after storing it, a second buffer memory 19 outputting an audio signal after storing it, and a reproduction control part 28.例文帳に追加

信号処理装置１は、画像信号を記憶した後に出力する第１のバッファメモリ１８と、オーディオ信号を記憶した後に出力する第２のバッファメモリ１９と、再生制御部２８とを備える。 - 特許庁

As the pipe line of the micro processor 1 is not protected, waiting time of memory access to a data memory 22 and a register file 20 can be utilized by a system program code stored in an instruction storing device 23.例文帳に追加

マイクロプロセッサ１のパイプラインが非保護であることから、命令記憶装置２３に記憶されたシステムプログラムコードによって、データメモリ２２およびレジスタファイル２０へのメモリアクセスの待ち時間が利用できる。 - 特許庁

At this time, an information processor 10 breaks the memory 8 more quickly so that information leakage can be prevented more easily, even when the memory 8 is difficult to remove.例文帳に追加

このとき、本発明による情報処理装置１０は、記憶装置８が取り外すことが困難であるときであっても、記憶装置８をより速く破壊して情報漏洩をより容易に防止することができる。 - 特許庁

To provide an information processor that properly stores information on memory access with small memory capacity to facilitate analyzing a failure, and to provide a method and program for acquiring debug information.例文帳に追加

少ないメモリ容量でメモリアクセスに関する情報を適切に保存し、異常解析を容易にすることが可能な情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラムを提供する。 - 特許庁

To prevent failure due to the use circumstance of a memory card by making an information processor manage the use circumstance of a memory card being an auxiliary storage means, and to attain the update of a program or the management of latest data.例文帳に追加

情報処理装置に補助記憶手段であるメモリカードの使用状況を管理させることで、メモリカードの使用状況に起因する不具合を回避し、プログラム更新や最新データの管理を行う。 - 特許庁

When the authentication unit 40 is installed to the electronic scope 10, a processor 100 reads the identification information from the memory part 42 and judges whether they are matched to the data in a personal information memory 120 or not.例文帳に追加

認証ユニット４０を電子スコープ１０へ装着すると、プロセッサ１００がメモリ部４２から識別情報を読出し、個人情報メモリ１２０内のデータに一致するか否かを判定する。 - 特許庁

To provide an image processor, its control method and its program for achieving efficient rendering processing with a saved memory by determining the division size of a tile vector based on rendering processing capability and band memory width.例文帳に追加

レンダリング処理能力及びバンドメモリ幅に基づきタイルベクタの分割サイズを決定し、省メモリで効率的なレンダリング処理を実現する画像処理装置及びその制御方法、プログラムを提供する。 - 特許庁

To provide an information processor which executes initialization of a memory as a resume error when a power source for operation of the memory is temporarily cut off during a suspend, and a resume error detection method.例文帳に追加

サスペンド中にメモリの動作電源が一時遮断されたとき、レジュームエラーとして、メモリの初期化を実行する情報処理装置およびレジュームエラー検出方法を提供することを目的とする。 - 特許庁

When data is written in the memory modules 13-1 to 13-N, data transfer from an input processor 11-1 or 11-2 to the buffer 132 of the applicable memory module is continuously performed.例文帳に追加

メモリモジュール１３−１〜１３−Ｎへのデータ書き込みに際しては、入力プロセッサ１１−１または１１−２から該当するメモリモジュールのバッファ１３２へのデータ転送が連続的に実行される。 - 特許庁

To provide an image processor and a camera system for performing high-speed switching control of data needed to be switched and improving a processing speed and a use efficiency of a memory that is a memory unit.例文帳に追加

切り替えが必要なデータの高速な切り替え制御が可能で処理速度およびメモリ部であるメモリの使用効率を向上することが可能な画像処理装置およびカメラシステムを提供する。 - 特許庁

To provide a data processor capable of suppressing the use of a memory required for normalization processing and a memory required for de-interleave processing, and reducing current consumption associated with data transfer.例文帳に追加

正規化処理に要するメモリとデインターリーブ処理に要するメモリの使用を抑制することができるとともに、データ転送に伴う消費電流を削減することができるデータ処理装置を提供する。 - 特許庁

An escape code in a Huffman table memory in a variable-length decoding section is an identification code for performing exceptional processing, and a decoded data area includes a start address for the exceptional processing of an instruction memory of the processor.例文帳に追加

可変長復号部のハフマンテーブルメモリには、エスケープコードは例外処理を実行するための識別コードになり、復号データ領域を、プロセッサの命令メモリの例外処理の開始番地としておく。 - 特許庁

To provide an image processor capable of efficiently using an image memory by reducing an amount of image memory usage, an image processing method and a program implemented by a computer.例文帳に追加

画像メモリの使用量を低減して、画像メモリを効率的に使用することが可能な画像処理装置、画像処理方法、およびコンピュータが実行するためのプログラムを提供することを目的とする。 - 特許庁

Next, the face and back sides of the original are sequentially read, the image is scanned by an image processor 104, and stored in a frame memory HDD 122 via the parallel bus 120 and the image memory control part 121.例文帳に追加

その後原稿表裏面をシーケンシャルに読出し、画像処理プロセッサ１０４でスキャナ画像処理を行い、パラレルバス１２０、画像メモリ制御部１２１を介して、フレームメモリ・ＨＤＤ１２２に格納する。 - 特許庁

The enciphered code of the secure task is stored in a secure memory 23 and the secure memory 23 verifies the signature with the public key of an authentication station and informs whether or not the enciphered code is valid to the secure processor 24.例文帳に追加

セキュアタスクの暗号化コードは、セキュアメモリ２３に格納され、セキュアメモリ２３は、認証局の公開鍵で署名を検証して、暗号化コードが有効であることをセキュアプロセッサ２４に通知する。 - 特許庁

To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.例文帳に追加

プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁

This information processor is provided with a flash ROM (non- volatile memory) 3 to store programs read from a memory card 15 through card interface 5 and a CPU 1 to execute programs stored in the flash ROM 3.例文帳に追加

カードインタフェース５を介して、メモリカード１５から読み出されたプログラムを記憶するフラッシュＲＯＭ（不揮発性メモリ）３と、フラッシュＲＯＭ３に記憶されたプログラムを実行するＣＰＵ１とを備えている。 - 特許庁

The memory card controller includes a memory (210) to store the file allocation table, and a processor (220) to update the file allocation table and file system structures based on access commands received from the host device.例文帳に追加

メモリカードコントローラは、ファイルアロケーションテーブルを格納するためのメモリ(210)と、ホストデバイスから受信したアクセスコマンド(110)に基づいてファイルアロケーションテーブル及びファイルシステム構造を更新するためのプロセッサ(220)とを含む。 - 特許庁

In each circuit board 230, frequency information of ON/OFF of a power supply is recorded in a nonvolatile memory 237 by a memory controller 236 independently of software control by a control processor.例文帳に追加

各回路基板２３０において、電源のオン・オフの回数情報を制御処理装置によるソフトウェア制御とは独立して、メモリコントローラ２３６にて不揮発性メモリ２３７に記録するようにしている。 - 特許庁

The image processor is provided with a first memory 15 for storing images other than the document image in the unit of pages and a second memory 16 for storing the document image, a color of the document image, and colors to be used to print the other images.例文帳に追加

画像形成装置は、他の画像をページ単位で記憶する第１メモリ１５と、原稿画像と原稿画像の色と他の画像の印字に使用する色を記憶する第２メモリ１６を備える。 - 特許庁

A semiconductor processor 1 comprises: a memory property liquid crystal panel 2 capable of multi-gradation display; and an LCD drive circuit 11 for varying, in multiple steps, write voltage for driving the memory property liquid crystal panel 2.例文帳に追加

半導体処理装置１は、多階調表示が可能なメモリ性液晶パネル２と、メモリ性液晶パネル２を駆動するための書込電圧を多段階で変化させるＬＣＤ駆動回路１１とを備える。 - 特許庁

The information processor has a nonvolatile memory including a first area of high reliability unsusceptible to data errors and a second area of lower reliability susceptible to data errors, a volatile memory, and arithmetic means.例文帳に追加

データエラーが発生しない信頼性の高い第１の領域とデータエラーが発生する可能性がある信頼性の低い第２の領域とを含む不揮発性メモリと、揮発性メモリと、演算手段とを有する。 - 特許庁

Therefore, a probability to fall into the shortage of memories is reduced and even when the memory packaged in the image processor is small, the state of memory over can be avoided so that availability can be improved.例文帳に追加

したがって、メモリ不足に陥る確率を減らして、画像処理装置の搭載しているメモリが少ない場合でもメモリオーバーの状態を回避することができ、利用性を向上させることができる。 - 特許庁

A processor (34, 35) is coupled to both memories (28, 16) and, according to parameters from both memories, derives printing system function control values dependent upon the marking media parameters from the cartridge memory (28) and the parameters from the printhead memory (16).例文帳に追加

プロセッサ(34,35)が両方のメモリ(28,16)に接続され、それらメモリからのパラメータに応じてカートリッジメモリ(28)からのマーキング媒体パラメータ及びプリントヘッドメモリ(16)からのパラメータに依存するプリンタ機能制御値を導出する。 - 特許庁

Device data representing the states of the devices to be frequently used are stored in a built-in memory 6 of the processor 3, and device data representing the states of the devices not to be frequently used are stored in a data memory 5.例文帳に追加

使用頻度が高いデバイスの状態を表すデバイスデータは、プロセッサ３の内蔵メモリ６に格納され、使用頻度が低いデバイスの状態を表すデバイスデータは、データ用メモリ５に格納される。 - 特許庁