「memory processor」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

The system is composed of an image processor having a reading means, a recording means, a correcting means, a facsimile communication means, and a memory means; and a data processor having a facsimile communication means, a data processing unit and a database.例文帳に追加

読取手段と記録手段と補正手段とファクシミリ通信手段と記憶手段とを有する画像処理装置と、ファクシミリ通信手段とデータ処理部とデータベース部とを有するデータ処理装置からなるシステム。 - 特許庁

To provide a command processor connected to a network, where the capacity of a variable memory to be installed can be reduced in order to attain low power consumption, miniaturization and cost reduction and a method for controlling the command processor.例文帳に追加

ネットワークに接続され、低消費電力化、小型化、低コスト化を実現するべく、備えるべき可変メモリの容量を小さくすることができるコマンド処理装置及びコマンド処理装置の制御方法を提供する。 - 特許庁

To solve a problem on an increase of an area of a chip, found when a memory exclusively used for transferring data is loaded inside of an LSI as a means for transmitting a result of the operation by a coprocessor to a processor, in the LSI provided with the coprocessor besides the processor.例文帳に追加

プロセッサの他にコプロセッサを搭載したＬＳＩで、コプロセッサの演算結果をプロセッサに送る手段として、データ転送専用のメモリをＬＳＩの内部に搭載するとチップの面積が増大してしまう。 - 特許庁

To start an information processor even at the time of causing a memory failure, and to make rewritable a BIOS in a BIOS storing means (flash ROM or the like) while continuing the operation of the OS of the information processor.例文帳に追加

メモリ障害の発生時にも情報処理装置の起動を可能とし、情報処理装置のＯＳの運用を継続したままＢＩＯＳ記憶手段（フラッシュＲＯＭ等）内のＢＩＯＳの書換えを可能とする。 - 特許庁

A first program for updating the firmware, a second program for starting an information processor including a memory and a third program for receiving the firmware from the outside of the information processor are stored in the area 206.例文帳に追加

この領域２０６には、ファームウェアを更新する第１のプログラム、メモリを含む情報処理装置を始動する第２のプログラム、および情報処理装置の外部からファームウェアを受信する第３のプログラムが記憶される。 - 特許庁

To enable storage of log data containing information showing a user authentication result or a content of operation performed in an information processor in a memory within electronic equipment connected to the information processor.例文帳に追加

ユーザの認証結果または情報処理装置において行われる操作の内容を表す情報を含むログデータを、情報処理装置に接続される電子機器内のメモリに記憶させておくことができるようにする。 - 特許庁

To allow a CPU to continue a normal processing operation even when an error response signal generated in such a manner that the CPU of a processor card accesses a shared memory card whose initialization is not finished is returned to the processor card.例文帳に追加

プロセッサカードのＣＰＵが初期化の未終了の共有メモリカードにアクセスすることによって生成されたエラー応答信号が、プロセッサカードに返送された場合でもＣＰＵが正常処理動作を継続する。 - 特許庁

A processor array 1 and a buffer 4 are added to the parallel computers, the data is transferred from the memory 3 to the buffer 4 with the M bit width and at a stage that N bits are arranged in the buffer 4, the data is transferred to the processor array 1 with the number of steps of N/M.例文帳に追加

プロセッサアレイ１と、バッファ４とが付加され、メモリ３からバッファ４にデータがＭビット幅で転送され、バッファ４でＮビットが揃った段階で、Ｎ／Ｍのステップ数でプロセッサアレイ１に転送される。 - 特許庁

This information processor 1 is provided with an RAM 11, an FORM 12 being a non-volatile memory, a CF card 13 configured so as to be freely attachable/detachable for the information processor and an information managing part 14.例文帳に追加

本発明の情報処理装置は、ＲＡＭ１１と、不揮発性メモリであるＦＲＯＭ１２と、本情報処理装置１に着脱自在に構成されたＣＦカード１３と、情報管理部１４とを有している。 - 特許庁

An area for setting a load rate distributed to each processor 33 for each bus group corresponding to a central processing unit 10 is provided in the memory of each channel control part 32, and its value is set from a service processor 50.例文帳に追加

各チャネル制御部３２のメモリに中央処理装置１０対応のパスグループごとに各プロセッサ３３に配分する負荷割合を設定するための領域を設け、サービスプロセッサ５０からその値を設定する。 - 特許庁

To improve the total performance of a system circuit by shortening the time for which a processor is made to wait to read when the protocol handler using a processor converts the system bus of the processor into an access signal to an I/O device, a memory device or the like, and using the time obtained by the shortening for internal processes for operation or the like.例文帳に追加

プロセッサを用いたプロトコルハンドラにおいて、プロセッサのシステムバスをＩ／Ｏデバイス、メモリデバイス等へのアクセス信号へ変換する際、リードでプロセッサが待たされる時間を短縮し、短縮された時間を演算などの内部処理に使用して、システム回路全体の性能向上を行うこと。 - 特許庁

This media processor has: an application processing processor 1 having a first application 11 and a second application 12; and a media processing processor 2 having an analysis part 21, a media module information processing part 22, a music reproduction module 23, a voice communication module 24 and an in-chip memory 25.例文帳に追加

メディア処理装置は、第１のアプリケーション１１及び第２のアプリケーション１２を有するアプリケーション処理プロセッサ１と、解析部２１、メディアモジュール情報処理部２２、音楽再生モジュール２３、音声通話モジュール２４、及びチップ内メモリ２５を有するメディア処理プロセッサ２とを備えている。 - 特許庁

In the intermediate of a request signal transmitted from a call process control processor to a home memory station, a common signal process processor stores an identifier attached to the request signal, so as to store proceedings of the transmit-side call process control processor to the request signal.例文帳に追加

呼処理制御プロセッサからホームメモリ局へ送信される要求信号が介する際に、共通線信号処理プロセッサにおいて要求信号に付与される識別子を記憶するようにし、要求信号と送信元呼処理制御プロセッサとの対応を記憶するようにする。 - 特許庁

To provide a color image processor for shortening the time for processing color image by making the image processor efficiently output written data according to image forming conditions when the image processor writes color image data from a scanner and memory on a photoreceptor and outputs them as color image data.例文帳に追加

スキャナ及びメモリからの色画像データを感光体への書き込み色画像データとして出力する際、画像の生成条件に応じ、効率良く書き込みデータを出力させることによりカラー画像の処理時間の短縮化を図るカラー画像処理装置を提供する。 - 特許庁

To provide an image processor capable of performing a proxy reception function and a relay multi-address function without increasing the image memory of the image processor even though the data amount of received image data is large and to provide image processing method and program for the image processor.例文帳に追加

受信画像データのデータ量が多くても、画像処理装置の画像メモリを増大させずに、代行受信機能、中継同報機能を発揮させることができる画像処理装置、画像処理装置の画像処理方法およびプログラムを提供することを目的とするものである。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

The function of monitoring run-away of the first processor 40 and the control failure of the magnetic bearing, the function of resetting the first processor 40, and the function of collating a memory of the first processor 40, are imparted to the second processor 50.例文帳に追加

磁気軸受の制御を行う第１プロセッサー４０およびその周辺回路３０と、磁気軸受の制御以外を行う第２プロセッサー５０を備えた構成とし、第２プロセッサー５０に、第１プロセッサー４０の暴走および、磁気軸受の制御不良の監視する機能、第１プロセッサー４０をリセットする機能、第１プロセッサー４０のメモリ照合する機能等を持たせる。 - 特許庁

To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.例文帳に追加

複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット（プロセッサ間の競合ミス）をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁

The medical imaging system (100) includes an image sensor (104) that receives image signals from a region of interest (108), a memory (118) coupled to the image sensor (104), and a processor (120) coupled to the memory (118).例文帳に追加

医用イメージング・システム（１００）は、関心領域（１０８）からの撮像信号を受け取るイメージ・センサ（１０４）と、該イメージ・センサに結合されたメモリ（１１８）と、該メモリ（１１８）に結合されたプロセッサ（１２０）とを含んでいる。 - 特許庁

A pipeline processor 1 is provided with a memory 100 for a register comprised of memories instead of register files, as well as a memory 30 for a program counter comprised of memories instead of registers constituting a PC.例文帳に追加

パイプライン処理装置１は、レジスタファイルに代えて、メモリによって構成されたレジスタ用メモリ１００を備えていると共に、ＰＣを構成するレジスタに代えて、メモリによって構成されたプログラムカウンタ用メモリ３０を備えている。 - 特許庁

An image processor comprises an image memory 17 holding a plurality of image data, and a reduction processing section 53 for reducing a plurality of image data read out of the image memory 17 to generate a reduction image for list display.例文帳に追加

複数の画像データを保持する画像メモリ１７と、画像メモリ１７から読み出された複数の画像データを縮小し、一覧表示用の縮小画像を生成する縮小処理部５３とを備える。 - 特許庁

Thereafter, a dump reading/writing control part 13 reads, in response to an instruction from the service processor 15, memory information from a memory 7 of the cell 1 which constitutes the partition P1 at the time of system crush, and writes it to a dump disk 14.例文帳に追加

その後、サービスプロセッサ１５の指示を受けてダンプ読み出し／書き込み制御部１３はシステムクラッシュ時にパーティションＰ_1を構成していたセル１のメモリ７からメモリ情報を読み出し、ダンプ用ディスク１４に書き込む。 - 特許庁

To provide an information processor capable of preventing a data corruption caused by the drop of a supplied power during a communication with a non-contact memory of an electromagnetic coupling system or the like without increasing memory capacity.例文帳に追加

電磁結合方式等の非接触型メモリとの通信中に供給電源が低下して引き起こされるデータ破壊を、メモリ容量を増やすことなく未然に防ぐことができる情報処理装置等を提供する。 - 特許庁

In a third step S3, the memory check circuit performs memory check for an image area and the processor performs start-up processing of a system program on the basis of the system program data written in the storage area.例文帳に追加

第３ステップＳ３として、メモリチェック回路により、イメージ領域についてメモリチェックを行うとともに、プロセッサにより、格納領域に書き込まれたシステムプログラムデータに基づいて、システムプログラムの起動処理を行う。 - 特許庁

In additional installation of a cash memory, the data is shifted on the basis of the constitutional information in additional installation, and then, the data is written in the cash memory in compliance with a writing demand from a processor on the basis of the constitutional information after additional installation.例文帳に追加

さらに、キャッシュメモリを増設する場合には、増設時の構成情報に基づきデータを移動させた後、増設後の構成情報により処理装置からのライト要求に対してデータをキャッシュメモリに書き込む。 - 特許庁

A flag processor instruction which uses the variable word length memory enables a low-cost efficient process and a flag memory, a status test flag, and a latched condition state can directly be referred to.例文帳に追加

可変ワード長メモリを利用するフラグプロセッサ命令セットにより、低コストで効率的な論理処理が可能となり、フラグメモリ、ステータステストフラグ、およびラッチされた条件状態に対する直接の参照を行うことができる。 - 特許庁

The information processor 1 detects the mounting of a memory card 2, and a printer driver prepares an image data file in a print command format interpretable by a printer 3, and stores the prepared image data file in the memory card 2.例文帳に追加

情報処理装置１がメモリカード２の装着を検出して、プリンタドライバがプリンタ３で解釈可能なプリントコマンド形式で画像データファイルを作成し、作成された画像データファイルをメモリカード２に保存する。 - 特許庁

The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.例文帳に追加

データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁

To provide an information processor equipped with a page history memory cache for varying a page size by reducing the deterioration of system performance and a variable page size corresponding page history memory cache method.例文帳に追加

本発明は、システム性能の低下を抑えてページサイズを可変にできるページ履歴メモリキャッシュを備えた情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法を提供することを課題とする。 - 特許庁

The information processor 10 is configured to read the corresponding software from the memory device 20 on the basis of the state information 211 acquired from the memory device 20, and to execute the corresponding software to continuously execute the application.例文帳に追加

情報処理装置１０は、メモリ装置２０から取得した状態情報２１１に基づいて、対応ソフトウェアをメモリ装置２０から読み出し、対応ソフトウェアを実行することによって、アプリケーションを継続実施する。 - 特許庁

The processors 101 invalidate the first entry information in the processor caches 102, and output replies representing that the latest data designated by the first address information is in the main memory 107 to the memory controller 105.例文帳に追加

プロセッサ１０１は、プロセッサキャッシュ１０２の第１エントリ情報を無効化し、第１アドレス情報で特定される最新データが主記憶装置１０７にあることを示す返信をメモリコントローラ１０５へ出力する。 - 特許庁

To prevent the performance decrease of the whole of a multiprocessor facility by allowing the overhead of a processor high in memory access speed to be reduced in the case where difference exists between a plurality of processors in a memory sharing method.例文帳に追加

メモリ共有方法において、複数のプロセッサのメモリアクセス速度に差がある場合に、メモリアクセス速度が高速のプロセッサのオーバーヘッドを削減でき、設備全体の性能の低下を防止することを目的とする。 - 特許庁

In this information processor, an address management part 33 of the computer 1 manages an address of a program developed on its own memory 13, and an address of a program developed on a memory 54 of the computer 3 as an address list.例文帳に追加

コンピュータ１のアドレスリスト管理部３３が、自らのメモリ１３上に展開されているプログラムのアドレスと、コンピュータ３のメモリ５４上に展開されているプログラムのアドレスをアドレスリスト３３ａとして管理する。 - 特許庁

The interface unit 1 has a built-in program memory and a CPU executing the firmware and a program which defines a function of repeating communication from the data processor to the amplifier unit 2 is stored in the program memory.例文帳に追加

インタフェースユニット１には、プログラムメモリとファームウェアを実行するＣＰＵが内蔵されており、プログラムメモリ内にはデータ処理装置からアンプユニット２への通信中継機能を定義するプログラムが格納されている。 - 特許庁

This information processor has: the main operation part performing the processing according to an instruction read from a memory; and an expansion operation part performing processing according to a prescribed instruction of the instructions read from the memory.例文帳に追加

情報処理装置であって、メモリから読み出された命令に従って処理を行う主演算部と、前記メモリから読み出された命令のうちの所定の命令に従って処理を行う拡張演算部とを有する。 - 特許庁

When the data transfer instruction is supplied after restarting the printing operation in the photographic processor 20, the operation history data transferred to the local memory 36 are transferred from the local memory 36 to the managing computer 10.例文帳に追加

その後、写真処理装置２０でのプリント動作を再開した後でデータ転送命令が供給された場合には、ローカルメモリ３６に転送された動作履歴データがローカルメモリ３６から管理用コンピュータ１０に転送される。 - 特許庁

The raster image processor 13 interprets received commands, develops a bit map image of a part indicated by the commands to an image memory 15, and also stores attribute information on the part into an attribute map memory 16.例文帳に追加

ラスターイメージプロセッサ１３では、受信したコマンドを解釈し、コマンドで示される部品のビットマップイメージを画像メモリ１５に展開すると共に、その部品に対する属性情報を属性マップメモリ１６に格納する。 - 特許庁

An arithmetic part 5 executes a hidden surface elimination process to a normal polygon on the basis of a depth value and viewpoint coordinates from a viewpoint coordinate conversion processor 1, and updates a pixel memory 6 and a Z buffer memory 7.例文帳に追加

演算部５は、視点座標変換処理装置１からの視点座標および奥行き値に基づいて、通常ポリゴンに対する隠面消去処理を行い、ピクセルメモリ６とＺバッファメモリ７とを更新する。 - 特許庁

Then, filtering processing is executed to an operation processing result of the internal logic part stored in the internal memory 250 between the internal memory 250 by using a controller 205 of the soft processor 200 inside the EPGA 130.例文帳に追加

そして、ＦＰＧＡ１３０内部のソフトプロセッサ２００のコントローラ２０５を用いて内部メモリ２５０との間で内部メモリ２５０に格納された内部ロジック部の演算処理結果に対してフィルタリング処理を実行する。 - 特許庁

Relay parts 24, which are a plurality of virtual channels supported by the processor unit, relay the access to the upper channels to which the memory being usable at the time of accessing the memory for each channel is assigned, respectively.例文帳に追加

中継部２４は、このアクセスを、プロセッサユニットによりサポートされる複数のバーチャルチャネルであって、各チャネルについてメモリへアクセスする際に使用可能なメモリ帯域がそれぞれ割り当てられた上流チャネルへ中継する。 - 特許庁

To provide an image processor which determines an erroneous insertion when an extension memory is erroneously inserted, and once the insertion is determined erroneous, turns off the energization to the extension memory to prevent hot-line insertion.例文帳に追加

拡張メモリが誤挿入されたとき、誤挿入を判断し、誤挿入と判断したとき拡張メモリへの通電がオフすることによって活線挿入を防止する画像処理装置を提供することである。 - 特許庁

As buffer memories, memories 107A and 107B are provided and simultaneously with transfer from a FIFO 109 to one of memories 107A and 107B, data are transferred from the other memory to an internal memory 102 provided inside a processor 100.例文帳に追加

バッファメモリとしてメモリ１０７Ａ、１０７Ｂを設け、ＦＩＦＯ１０９からメモリ１０７Ａ、１０７Ｂの一方への転送と同時に他方からプロセッサ１００内に設けた内部メモリ１０２へのデータ転送を行う。 - 特許庁

In this data processor, memory cells from and to which bit data having (a) bits are read and written are selected in a cell selecting circuit according to address data, but, a number of pieces changeover circuit changes over and sets the number of pieces of memory cells according to a selection signal.例文帳に追加

ａビットのビットデータがデータ読書されるメモリセルがアドレスデータに対応してセル選択回路で選択されるが、この選択されるメモリセルの個数を個数切換回路がセレクト信号に対応して切換設定する。 - 特許庁

A CPU 19 reads still picture data reconstructed in a memory 13, converts the still picture data into an image file format to be able to be processed by an image processor 42 and stores the converted image file in a memory 20.例文帳に追加

CPU１９は、メモリ１３に再構成された静止画像データを読み出し、画像処理装置４２で処理することが可能な画像ファイル形式に変換して、変換された画像ファイルをメモリ２０に記憶させる。 - 特許庁

In the case of a pre-fetch operation for cache line size write in the multi-processor system, it can be instantaneously implemented on its own cache memory without reading from the main storage 4 or the fetching the data from a cache memory on another card.例文帳に追加

このマルチプロセッサシステムでは、キャッシュラインサイズライト用プリフェッチ動作時に、主記憶４の読出し、別カード上のキャッシュメモリからのデータを取り込みを行うことなく、即座に自キャッシュメモリ上で実施可能としている。 - 特許庁