「memory processor」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

After the data packet reaches the target digital signal processor, its receiver expels the arrival request packet into an I/O memory to trigger a transmitter interruption (1002).例文帳に追加

標的デジタル信号プロセッサに到着すると、その受信機が到着する要求パケットをＩ／Ｏメモリ内へ追い込み送信機割込みをトリガーする（１００２）。 - 特許庁

To provide an information processor, its method, a computer readable memory, and a program capable of improving the processing efficiency of processing utilizing written data.例文帳に追加

筆記データを利用する処理における処理効率を向上することができる情報処理装置及びその方法、コンピュータ可読メモリ、プログラムを提供する。 - 特許庁

To reduce memory capacity and to enable cost reduction for a data processor which performs asynchronous processings of plural processings by using plural processors.例文帳に追加

複数の処理を複数のプロセッサを用いて非同期処理するデータ処理装置において、メモリ容量の削減および原価低減を可能とすること。 - 特許庁

The video data compressing apparatus includes a motion estimation processor, three local memory parts, a discrete cosine transform/inverse discrete cosine transform part, and a quantization/dequantization part.例文帳に追加

ビデオデータ圧縮装置は、動き推定プロセッサと、三つのローカルメモリ部と、離散余弦変換／逆離散余弦変換部と、量子化／逆量子化部とを含む。 - 特許庁

A storage processor having a parallel collation function, typically a CAM, namely Content Addressable Memory is used.例文帳に追加

並列照合機能をもつ記憶処理装置、典型的にはＣＡＭ、すなわち、Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙが用いられる。 - 特許庁

The computer system includes a host processor 16 connected to a memory sub-system 10 through a 1st bus system, a controller and a 2nd bus system.例文帳に追加

本発明を組み込んだ計算機システムは、第１のバス・システム、コントローラ装置および第２のバス・システムを介してメモリ・サブシステムに結合されたホスト・プロセッサを含む。 - 特許庁

A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.例文帳に追加

プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁

To realize stable high density gradation processing having a high highlight gradation density with a memory and a circuit of a small scale in an image processor for a laser printer.例文帳に追加

レーザープリンタの画像処理装置において、ハイライト階調密度が高く安定な高密度階調処理を小規模のメモリと回路で実現する。 - 特許庁

The device includes an RFID tag which includes a memory, an antenna coupled to the RFID tag, and a processor coupled to the RFID tag in parallel with the antenna.例文帳に追加

このデバイスは、メモリを含むＲＦＩＤタグと、ＲＦＩＤタグに結合しているアンテナと、アンテナと並列にＲＦＩＤタグに結合しているプロセッサとを含む。 - 特許庁

If the data is required to be renewed and read out again, the processor 33 reads out the data from the server 1 and accumulates the data in the cache memory 32.例文帳に追加

更新されてサーバ１から再読出しが必要であれば、プロセッサ３３はサーバ１からデータを読出し、そのデータをキャッシュメモリ３２に蓄積する。 - 特許庁

This video signal processor writes a video signal A per field, and reads all or part of written lines or fields according to a control signal E in a field memory 31.例文帳に追加

フィールドメモリ３１は、映像信号Ａをフィールド単位で書き込み、書き込んだすべてまたは一部のラインまたはフィールドを、制御信号Ｅに従って読み出す。 - 特許庁

To provide a broadcasting material processor, suppressing reproduction failure by automatically determining the quality of a memory content in a destination device after copying a material.例文帳に追加

素材コピー後のコピー先のメモリ内容の良否を自動的に判断し、これにより再生障害を抑制し得る放送素材処理装置を提供する。 - 特許庁

Thus, it is possible to realize execution at relatively lower costs compared with a conventional manner in which a memory interface is provided with different FIFO memories for each processor.例文帳に追加

これによって、各プロセッサに対して別々のＦＩＦＯメモリを有するメモリ・インタフェースと比較して比較的低コストでの実施が実現可能にされる。 - 特許庁

To provide an image processor preventing malfunction due to access to a ROM (Read Only Memory) during writing to the ROM.例文帳に追加

ＲＯＭへの書き込み中に、該ＲＯＭへのアクセスによって動作異常を起こすことを防止する画像処理装置を提供することを目的とする。 - 特許庁

If there is an instruction to jump to a DVD layer (S110: Y), it read the parameters for the DVD layers stored in the memory and sets them in the processor (S111).例文帳に追加

ＤＶＤ層へのジャンプ指令があると（Ｓ１１０：Ｙ）、メモリからＤＶＤ層に対するパラメータ値を読み出し処理系に設定する（Ｓ１１１）。 - 特許庁

To provide a processor apparatus for making it difficult to obtain and analyze data even if storing the data in the external memory of a control unit.例文帳に追加

制御ユニットの外部メモリにデータを格納しておいてもそのデータの入手及び解析を容易にできないようにしたプロセッサ装置を提供する。 - 特許庁

The system further comprises a processor communicatively coupled to the memory and operable to receive a counter order associated with a third group of traders.例文帳に追加

システムは更に、通信するようメモリに結合され、第３のトレーダ群に関連付けられた反対注文を受け取るよう動作可能なプロセッサを更に備える。 - 特許庁

An accessing device such as a card 100 with a memory and preferably an on-board processor, preferably a 'smart card' is supplied to each member of group users.例文帳に追加

グループユーザの各人に対して、メモリと好ましくはオンボードプロセッサとを有するカード（１００）のようなアクセス装置、好ましくは「スマートカード」が支給される。 - 特許庁

To provide a real-time processor in which the capacity of memory used in interrupt processing can be reduced and time required for interrupt processing can be shortened.例文帳に追加

割り込み処理におけるメモリの使用量を減らすとともに割り込み処理に要する時間を短縮することのできるリアルタイム処理装置を提供する。 - 特許庁

A controller 60 is constituted of a color converter 63, an image processor 64, a preliminary discharging data writer 66, a recording data creator 68, and memory 70.例文帳に追加

制御部６０は、色変換部６３、画像処理部６４、予備吐出データ書き込み部６６、記録データ作成部６８、及びメモリ７０を含んで構成される。 - 特許庁

If the value of the document storage propriety is "0", the document processor determines to not store the document and deletes the document stored in an image memory.例文帳に追加

文書処理部は、文書保存可否の値が０である場合は、文書を保存しないと判断して画像メモリに記憶された文書を消去する。 - 特許庁

To provide an image processor in which print image data can be synthesized into an image signal by utilizing the memory capacity effectively without requiring an additional hardware.例文帳に追加

ハードウエアを追加せずにメモリ容量を有効利用して印字画像データを画像信号に合成することができる画像処理装置を提供すること。 - 特許庁

To provide a device which is equipped with a processor connected to a memory and realizes infrared(IR) signal transmission for generating a symbol sequence and its method.例文帳に追加

メモリに結合されたプロセッサを備える、シンボル・シーケンスを生成するための、赤外線（ＩＲ）信号伝送を実現する装置および方法を提供すること。 - 特許庁

To provide a data processor by which a high data transfer rate and the efficient usage of a memory are realized even when a variety of picture formats are adopted.例文帳に追加

種々の画像フォーマットを採用した場合でも、高いデータ転送レートおよびもメモリの効率的利用を実現できるデータ処理装置を提供する。 - 特許庁

A bus controller 30 is equipped with a processor bus 2 for connecting a processor 1, a memory bus 12 for connecting a memory, a common bus 4 for connecting plural processors 1 to each other, and circuits 31 to 40 which allow respective processors 1 to share the spaces of memories 13 connected to the memory buses 12 of respective bus controllers 30 when plural processors 1 are connected through the common bus 4.例文帳に追加

バス制御装置３０は、プロセッサ１を接続するためのプロセッサバス２と、メモリを接続するためのメモリバス１２と、複数のプロセッサ１を相互に接続する共通バス４と、複数のプロセッサ１が共通バス４を介して接続されたときプロセッサ１夫々がバス制御装置３０夫々のメモリバス１２に接続されたメモリ３の空間を共有するための回路３１〜４０とを具備する。 - 特許庁

The device has a processor 1, a RAM 2 as a writable memory, and a matching part 9; and the processor 1 writes a predefined data sequence to the memory 2 in predefined order before respective pieces of actual data and the matching part 9 stores a list of at least the data sequence and outputs the actual data written to the memory 2 successively the data sequence when detecting the data sequence.例文帳に追加

プロセッサ１、書き込み可能なメモリであるＲＡＭ２および照合部９を有し、プロセッサ１がメモリ２に対して、予め定義された順序で、予め定義されたデータ列を各実データの前に付加して書き込みを行い、照合部９が少なくとも上記データ列のリストを格納し、データ列を検出した時に上記データ列に続いてメモリ２に書き込まれた実データを出力する。 - 特許庁

In other examples, user menu layout data are stored in the USB memory 20, and the USB memory 20 is connected to a processor 11, thus creating a user menu screen based on the user menu layout data stored in the USB memory 20 to replace the user menu screen with a previous one.例文帳に追加

他の例では、ＵＳＢメモリ２０に、ユーザメニューレイアウトデータを格納させておき、ＵＳＢメモリ２０をプロセッサ１１に結合させることにより、ＵＳＢメモリ２０に格納されたユーザメニューレイアウトデータに基づきユーザメニュー画面を作成させてこれを前回のユーザメニュー画面と置換させる。 - 特許庁

When abnormality is monitored by a memory monitoring function 231, a communication monitoring function 232, a data monitoring function 233, and various kinds of monitoring functions 234, the abnormality information is efficiently recorded in the nonvolatile memory 237 by the memory controller 236 without depending on software of the control processor.例文帳に追加

また、メモリ監視機能２３１，通信監視機能２３２、データ監視機能２３３及び各種監視機能２３４で異常が監視された場合に、制御処理装置のソフトウェアに頼ることなくメモリコントローラ２３６により異常情報を効率良く不揮発性メモリ２３７に記録するようにしている。 - 特許庁

If data to be written in the cache memory from the processor are a function return address value, the data to be written in the cache memory are written in ordinarily as original data, and replica data having contents identical with those of the original data are generated associated with the original data and written in the cache memory.例文帳に追加

プロセッサからキャッシュ・メモリに書き込むべきデータが関数戻りアドレス値である場合には、通常通りキャッシュ・メモリに書き込むべきデータをオリジナルデータとして書き込むと共に、当該オリジナルデータと同一内容のレプリカデータを作成しオリジナルデータと対応付けてキャッシュ・メモリに書き込む。 - 特許庁

Inside of each processor 1, a virtual shared memory 121 having a storage capacity usable for sharing/exchanging data and arranged inside of a built-in memory 122 and a common bus IF 14 connected to the memory 121 by an internal bus 17 and used for sharing/exchanging the data are provided.例文帳に追加

個々のプロセッサ１の内部に、データの共有・交換に使用可能な記憶容量を有して内蔵メモリ１２２内に配備された仮想共有メモリ１２１と、このメモリ１２１に内部バス１７で接続されてデータの共有・交換に使用される共通バスＩＦ１４とを備える。 - 特許庁

A DMA 103 for debug in the processor 100 with built-in cache memory 102 enables memory access in real time without damaging its real time debug property and the equivalence of the debug object system by performing its DMA access without changing the state of the memory 102.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００におけるデバッグ用ＤＭＡ１０３が、１０２の状態を変化させる事無くそのＤＭＡアクセスを行う事で、そのリアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能とする事ができる。 - 特許庁

A data processor capable of communicating a printer having the memory which expands compressed data and stores the expanded data therein determines the number of lines stored in the memory on the basis of contents of print setting and the capacity of the memory, and compresses data in accordance with the number of lines.例文帳に追加

圧縮されたデータを伸張して伸張後のデータを格納するメモリを有する印刷装置と通信可能なデータ処理装置は、印刷設定の内容と前記メモリの容量とに基づいて、前記メモリに格納されるライン数を決定し、そのライン数に従ってデータを圧縮する。 - 特許庁

A memory area in a computer is secured, data are generated in the memory area in accordance with the execution of a program by a processor in the computer and whether or not data necessary for the execution of the program exist in the memory area instructed to be released is checked.例文帳に追加

コンピュータ内のメモリ領域を確保し、そのコンピュータのプロセッサによるプログラムの実行に応じてメモリ領域にデータを生成し、そのメモリ領域の解放の明示的な指示に応答して、プログラムの実行に必要なデータが解放を指示されたメモリ領域に存在するか否かをチェックする。 - 特許庁

The system has an external storage device 10, a linker 11, a RAM 12, a memory 13, an input/output display process 13, and a central arithmetic processor 15 and manages the data in an object module file read in the memory 13 from the external storage device 10 and stored in the memory 13 by applying a pointer system.例文帳に追加

外部記憶装置１０、リンカ１１，ＲＡＭ１２、メモリ１３、入出力表示処理１３及び中央演算処理装置１５を有し、外部記憶装置１０からメモリ１３に読み込んで格納したオブジェクトモジュールファイル中のデータにポインタ方式を適用して管理する。 - 特許庁

A control part accumulates the monitor information input from the information processor into an information memory, ends the accumulation of the monitor information into the information memory when a writing prohibition signal is input, and sequentially outputs the monitor information accumulated in the information memory when a reproduction signal is thereafter input.例文帳に追加

制御部は、情報処理装置から入力したモニタ情報を情報メモリへ蓄積し、書き込み禁止信号を入力するとモニタ情報の情報メモリへの蓄積を終了し、その後再生信号を入力すると情報メモリに蓄積されたモニタ情報の順次出力をする。 - 特許庁

To provide a data erase method of an NAND type flash memory for quickly and completely erasing the data of an NAND type flash memory where data is managed by a file system in an information processor or the like, and for preventing the leakage of the data and to provide an NAND type flash memory device using the data erase method.例文帳に追加

情報機器等においてファイルシステムでデータ管理されるＮＡＮＤ型フラッシュメモリのデータを、高速、かつ、完全に消去し、データの漏洩を防止することができるＮＡＮＤ型フラッシュメモリのデータ消去方法及び該方法を使用するＮＡＮＤ型フラッシュメモリデバイスの提供。 - 特許庁

To efficiently perform high grade image output by holding the memory resources of an image processing system in common in a usual local memory without expanding the local memory at all even if the control code of an image processor necessary for lowering image quality is received.例文帳に追加

通常のローカルメモリでは、画像品質を低下させる必要のある画像処理装置制御コードを受信した場合でも、何らローカルメモリを拡張することなく、画像処理システムのメモリ資源を共有して、効率よく、かつ高品位の画像出力を行えるようにすることである。 - 特許庁

The system is constituted so that data transfer processing to a local memory and processing inside of a processor core can be executed in parallel by installing a local memory control part outside the core part so as to control the data transfer to the local memory connected to the core part via a local data bus.例文帳に追加

本発明では、プロセッサコア部にローカルデータバスを介して接続されたローカルメモリへのデータ転送を制御するためのローカルメモリ制御部をプロセッサコア部の外部に設けて、ローカルメモリへのデータ転送処理とプロセッサコア部内での処理とを並列して行えるように構成した。 - 特許庁

When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加

光ディスク制御ＤＳＰ２ａ上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、ＦｌａｓｈＭｅｍｏｒｙ２ｄに対してＦｌａｓｈＭｅｍｏｒｙ２ｄを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁

The portable terminal 10 comprises a sound source memory 22 having stored sound source data, a DJ processor 12, a special reproduction processor 14 for applying a specified reproduction process to sound source data read from the sound source memory, a related table 15, and a means for detecting different operations of the portable terminal (e.g., a position/behavior detector 16).例文帳に追加

携帯端末装置１０は、音源データを記憶した音源メモリと２２、ＤＪ処理部１２と、音源メモリから読み出した音源データを特殊再生処理する特殊再生処理部１４と、関連付けテーブル１５と、携帯端末装置の異なる操作を検出する手段（例えば、姿勢／挙動検出部１６）を備える。 - 特許庁

A data processing machine comprises a processor for performing an instruction; and a memory device comprises the electric field programmable film, wherein the electric field programmable film comprises a polymer bonded to an electroactive moiety, and further wherein the memory device is in electrical and/or optical communication with the processor.例文帳に追加

命令を実行するためのプロセッサ；および電界プログラマブルフィルムを含むメモリデバイスを含むデータ処理機であって、前記電界プログラマブルフィルムが電気活性部分に結合したポリマーを含み、さらに、前記メモリデバイスがその前記プロセッサと電気および／または光通信しているデータ処理機も本明細書において開示する。 - 特許庁

To provide a signal processor capable of reducing unnecessary access waiting time without requiring great reform of architecture or increase in a circuit scale or in a memory cell area for improving signal processing performance when a work memory is shared in the signal processor.例文帳に追加

本発明は、信号処理装置におけるワークメモリの共用に際して、アーキテクチャの大幅な見直しや回路規模或いはメモリセル面積の増大等を招くことなく、不要なアクセス待機時間を低減し、信号処理のパフォーマンスを向上することが可能な信号処理装置を提供することを目的とする。 - 特許庁

In the computer system, a chip set 110 as a circuit to manage data transfer between a processor 101 and a memory 107, and an expansion card 106 comprises a circuit 203 to record memory accesses issued by the processor 101 or the expansion card 106 or access history to the expansion card 106 in the chip set.例文帳に追加

計算機システムの内部で、プロセッサ１０１及びメモリ１０７、拡張カード１０６間のデータの受け渡しを管理する回路であるチップセット１１０に、プロセッサ１０１または拡張カード１０６が発行したメモリアクセスもしくは拡張カード１０６へのアクセスの履歴を、チップセット内に記録する回路２０３を備える。 - 特許庁

The image processing device for performing image processing for an image signal output from an image sensor and outputting the processed image signal is provided with an internal memory having line memories for storing an image per row or column, an image processor for performing the image processing by using the internal memory, and a CPU for controlling the image processor.例文帳に追加

イメージセンサが出力する画像信号に対して画像処理を行って出力する画像処理装置であって、画像を行又は列を単位として格納するラインメモリを有する内部メモリと、前記内部メモリを用いて前記画像処理を行う画像処理部と、前記画像処理部を制御するＣＰＵとを備える。 - 特許庁

The processor 11 starts, upon detection of the instantaneous power failure detection signal PS, data saving from a system memory 14 to a nonvolatile memory 16, continues the data saving when the instantaneous power failure detection signal is still outputted even when a predetermined time elaps after the output of the instantaneous power failure detection signal, and shuts-down the processor.例文帳に追加

プロセッサ１１は、瞬断検知信号ＰＳを検知したとき、システムメモリ１４から不揮発メモリ１６へのデータ退避を開始し、瞬断検知信号が出力されてから所定時間の経過後にも瞬断検知信号が出力されている場合は、データ退避を継続すると共に、装置のシャットダウン処理を行なう。 - 特許庁