「memory processor」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

The picture processor having a facsimile communication means and a storing means retains all in a storing memory as a storing object picture and manages by using two managing table whether it is memory reception or recording paper reception.例文帳に追加

ファクシミリ通信手段と蓄積手段とを有する画像処理装置において、メモリ受信はもちろん、記録紙受信であっても、全てを蓄積対象画像として蓄積メモリにも保存し、２つの管理テーブルを用いて管理するものである。 - 特許庁

The processor 100 reads the γ correction factor from a memory 122B for second γ correction when zooming is performed and reads the γ correction factor from a memory 122A for first γ correction when no zooming is performed to perform γ correction.例文帳に追加

プロセッサ１００は、ズーミングが行われているときには第２γ補正用メモリ１２２Ｂからγ補正係数を読出し、ズーミングが行われていないときには第１γ補正用メモリ１２２Ａからγ補正係数を読出してγ補正する。 - 特許庁

To provide an information processor in which interface between control parts is simple, and one control part can individually access a shared memory and moreover, manage data in the shared memory as a file, while the other control part stops operation.例文帳に追加

制御部間でのインターフェイスが簡単で、一方の制御部が作動停止中に他方の制御部が単独で共有メモリにアクセスでき、しかも共有メモリ内のデータをファイルとして管理できる情報処理装置を提供する。 - 特許庁

The image processor having an image storage function of reading document images to store them in a memory is provided with a control means 11 which performs control to display images to be stored in the memory, on an operation means 19-1.例文帳に追加

原稿画像を読み取ってメモリ１２に蓄積する画像蓄積機能を有する画像処理装置において、メモリ１２に蓄積する画像を操作手段１９−１に表示させる制御を行う制御手段１１を備えた。 - 特許庁

To provide an onboard navigation registered point elimination processor which prevents display from being complicated due to contents of registered memory point after its registration, sorts out and displays what to be used, while allowing restoration of any formerly-registered memory point deleted from there.例文帳に追加

メモリ地点の登録後、その登録内容によって表示が煩雑になるのを防止し、使用されるものを整理して表示し、しかも、そこから削除した過去に登録されていたメモリ地点を再復帰可能としたこと。 - 特許庁

When a processor PRi performs write to the block of a shared state on a cache CMi, the update is reflected not only the cache CMi but also a memory MMi so that the latest block exists in the memory MMi as well.例文帳に追加

プロセッサＰＲｉがキャッシュＣＭｉ上の共有状態にあるブロックに対して書き込みを行ったときに、その更新をキャッシュＣＭｉだけでなくメモリＭＭｉにも反映し、最新のブロックがメモリＭＭｉにも存在するようにする。 - 特許庁

A plurality of the processor cores are thereby accessed concurrently to the shared memory being an input source of each data, when inputting the data, and is accessed concurrently to the shared memory outputting the data, when outputting the data.例文帳に追加

そのため、複数のプロセッサコアが、データの入力時に、それぞれのデータ入力元である共有メモリに対し同時にアクセスできると共に、データの出力時に、それぞれのデータ出力先である共有メモリに対し、同時にアクセスできる。 - 特許庁

To provide a video processor which widens the application field of a video window system and has better operability by recording a video signal in a temporary memory by a plurality of pictures and operating the contents of the memory as specified.例文帳に追加

ビデオ信号を複数画面分一旦メモリに記録しておき、このメモリの内容に対して所定の操作を加えることにより、映像ウィンドウシステムの応用分野を広げ、かつ、より良い操作性を有する映像処理装置を提供する。 - 特許庁

The processor reads, from the first nonvolatile memory, a partial snapshot image corresponding to a state after a change and updates a corresponding part of the whole snapshot image stored in the second nonvolatile memory based on the read partial snapshot image.例文帳に追加

プロセッサは、第１の不揮発性メモリから変化後の状態に対応する部分スナップショットイメージを読み出し、読み出した部分スナップショットイメージに基づいて、第２の不揮発性メモリの全体スナップショットイメージの対応部分を更新する。 - 特許庁

This memory card 1 has: an external interface terminal 3; an interface controller 4 connected to the external interface terminal; a rewritable non-volatile memory 5 connected to the interface controller; and a data processor 6 connected to the interface controller.例文帳に追加

メモリカード（１）は、外部インタフェース端子（３）と、外部インタフェース端子に接続されたインタフェースコントローラ（４）と、インタフェースコントローラに接続された書換え可能な不揮発性メモリ（５）と、インタフェースコントローラに接続されたデータ処理装置（６）と、を有する。 - 特許庁

To provide a data processor in which memory access time is reduced by efficiently executing memory access in an error correction processing.例文帳に追加

従来、バッファメモリ上の誤りデータの訂正処理は、１バイト単位で元データを読み出し、かつ訂正後のデータを書き戻していたので、バッファメモリのデータバス幅を有効に活用できないとともに、高速アクセスモードが使用できずにそのアクセス時間が増加する。 - 特許庁

This processor is provided with an announcing means so where each time when merchandise sales data for one customer stored in a buffer memory for registration are transferred to a buffer memory for settlement according to the input of a total key (ST3), warning is issued to an operator who operates the total key (ST5).例文帳に追加

合計キーの入力により登録用バッファメモリに格納された１客分の商品販売データを決済用バッファメモリに転送する毎に合計キーを操作したオペレータに対して警告を発する報知手段を設ける。 - 特許庁

To provide an information processor capable of reducing the capacity of a random writing and reading memory required for executing a program on a read only memory by using a virtual storage function; and to provide a file management method.例文帳に追加

読み出し専用メモリ上のプログラムを仮想記憶機能を用いて実行するために必要な随時書き込み読み出しメモリの容量を削減できる情報処理装置及びファイル管理方法を提供することを目的とする。 - 特許庁

Consequently, in a processor for specific use, the custom logic can trigger broad and varied refined actions by detecting the writing operation to one of the optional number of specific memory addresses in a memory window.例文帳に追加

したがって、特定用途のプロセッサーにおいて、カスタムロジックは、メモリーウインドウにおける任意の数の特定メモリーアドレスの１つへの書き込みオペレーションを検出することによって、広く多様な洗練されたアクションをトリガーすることができる。 - 特許庁

The processor includes a synthesis memory 19 storing image data photographed with a plurality of cameras 1, 2, 3 of which the image pick-up ranges are partially overlapped; and a storage processing execution unit executing processing through which the image data is stored in the memory 19.例文帳に追加

撮像範囲が一部重複する複数のカメラ１，２，３により得られた画像データを記憶する合成メモリ１９と、画像データを合成メモリ１９に記憶させる処理を実行する記憶処理実行部と、を備える。 - 特許庁

To easily extend the line size of a cache memory without being restricted by transfer size functioning as a unit to transmit/receive the data of a main memory via a coupling means of a multi-processor system in which cache memories are alternately connected with processors.例文帳に追加

キャッシュメモリとプロセッサが相互に接続されるマルチプロセッサシステムにおいて、その結合手段を介してメインメモリのデータを送受信する単位である転送サイズの制限を受けずに、キャッシュメモリのラインサイズを容易に拡大できるようにする。 - 特許庁

To provide a compact and inexpensive information processor that has an I/F part to which a storage medium such as a memory card is freely attachably and detachably mounted and dispenses with a ROM for booting by carrying out direct boot from the memory card.例文帳に追加

メモリカード等の記憶媒体を着脱自在に装着するためのＩ／Ｆ部を有する情報処理装置において、メモリカードから直接ブートすることで、ブート用ＲＯＭを不要可能とし、小型かつ安価な装置を提供する。 - 特許庁

A processor 2 stores a descriptor in the main memory 5 or a descriptor storage unit 12 that is provided separately from the main memory to store the descriptor, and issues an instruction to a descriptor transfer device 1 about the storage from which the descriptor is read.例文帳に追加

プロセッサ２が、メインメモリ５又はメインメモリ５とは別に設けられたディスクリプタ記憶用の記憶部であるディスクリプタ格納部１２にディスクリプタを記憶するとともに、ディスクリプタ転送装置１に対して、ディスクリプタの読み出し元を指示する。 - 特許庁

It is judged whether the interruption service routine is critical or not, and when it is critical, the override address can be set in the physical location within the on-chip memory 110 of a processor instead of an off-chip memory (RAM) 56.例文帳に追加

この方法は、割り込みサービス・ルーチンがクリティカルか否か判別し、クリティカルな場合は、オフチップ・メモリ（ＲＡＭ）５６内の代わりに、処理装置のオンチップ・メモリ１１０内の物理ロケーションにオーバーライド・アドレスをセットすることができる。 - 特許庁

To solve the problem that it takes a long time to resume access in a conventional method for suppressing shared memory access simply by a busy signal, and that an I/F is increased in a method for monitoring a load status at the shared memory side, and for controlling access in response to this status by a processor.例文帳に追加

従来の共有メモリアクセスを単にビジー信号で抑止する方法では、アクセス再開に時間がかかり、共有メモリ側で負荷状態を監視しこれをプロセッサが受けてアクセスを制御する方法ではＩ／Ｆが増加する。 - 特許庁

To improve efficiency in plotting processing of a plotting processor and a plotting system provided therewith, to accelerate processing, to reduce the required memory capacity of a unified graphic memory provided in the plotting system and to reduce the cost of the plotting system.例文帳に追加

描画プロセッサ及びこれを含む描画システムの描画処理を効率化し、その高速化を図るとともに、描画システムに含まれるユニファイドグラフィックメモリの所要記憶容量を削減し、描画システムの低コスト化を図る。 - 特許庁

One data processors 101 includes an interface means 119 connectable with another data processor 100, the interface means includes a function capable of connecting another data processor as a bus master to an internal bus 108 in one data processor, and a peripheral function memory-mapped to the internal bus is constituted to be directly operated from an outside via the interface means, by another data processor.例文帳に追加

一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁

In a processor 102 equipped with an instruction execution unit 102-1 to 102-N which can process multiple instructions simultaneously, memory readout processing is duplicated according to a logic of a software which operates on the processor 102, and determination is made whether both the data is in agreement on the processor 102.例文帳に追加

複数の命令を同時に処理可能な命令実行ユニット１０２−１乃至１０２−Ｎを備えるプロセッサ１０２において、プロセッサ１０２上で動作するソフトウェアの論理に従って、メモリ読み出し処理を二重化するととともに、プロセッサ１０２上で双方のデータが一致するか否かの判定を実施する。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁

To provide an information distribution system, or the like for enabling a processor for receiving distribution data to instruct a processor for transmitting distribution data to delete one portion of the distribution data for transmission according to a change in the amount of storage of the distribution data stored in a storage means, such as a buffer memory, in the processor for receiving the distribution data.例文帳に追加

配信データを受信する処理装置のバッファメモリ等の記憶手段に記憶された配信データの記憶量の変化に応じて、当該処理装置が、配信データを送信する処理装置に対して配信データの一部を削減して送信することを指示することが可能な情報配信システム等を提供する。 - 特許庁

A method and apparatus for remapping video images from a display processor (300), represented by a quad-subpixel digital data stream (321) to a striped-subpixel color display (200) using a processor (400) including an intermediate pixel memory (450) where the processor presents an intermediate digital data stream (430) to a resizing engine.例文帳に追加

中間ピクセルメモリ（４５０）を含むプロセッサ（４００）を使用して、クワッドサブピクセル・デジタルデータストリーム（３２１）により表されるビデオイメージをディスプレイプロセッサ（３００）からストリップサブピクセル・カラーディスプレイ（２００）へ再マップする方法および装置であって、プロセッサが中間デジタルデータストリーム（４３０）をサイズ変更エンジンへ提示することを特徴とする。 - 特許庁

When this information processor 100 is connected through a connection cable 130 to the peripheral equipment 110, the information processor 100 automatically reads and installs equipment control software 121 stored in the non-volatile memory 120 of the peripheral equipment 110.例文帳に追加

情報処理装置１００が、周辺機器１１０と接続ケーブル１３０を介して接続された時、情報処理装置１００は、周辺機器１１０の不揮発メモリ１２０に格納されている機器制御ソフト１２１を自動的に読み込み、インストールする。 - 特許庁

To provide an apparatus for simulating an image forming process capable of confirming the possibility that a problem will occur with the size of a memory provided in an image forming processor, regardless of whether or not a user has actually used the image forming processor.例文帳に追加

ユーザが画像形成処理装置を実際に使用したか否かに関わらず、当該画像形成処理装置に備えられたメモリのサイズに関する不具合が発生する可能性を確認できる画像形成処理シミュレーション装置を提供する。 - 特許庁

When a writing command of the multicast packet data is received from a network processor, a determination circuit 22 stores the multicast packet data received from the network processor to the FIFO 24, and writes the multicast packet data into a corresponding queue in a memory 11.例文帳に追加

ネットワークプロセッサからマルチキャストのパケットデータの書き込みコマンドを受けたときに、判定回路２２は、ＦＩＦＯ２４にネットワークプロセッサから受けたマルチキャストのパケットデータを格納し、メモリ１１内の対応するキューにマルチキャストのパケットデータを書き込む。 - 特許庁

When the processor executes the cache line fill instruction, the processor registers prescribed data in the cache line of tag address corresponding to the designation address in a cache memory, and validates the flag corresponding to the cache line of the tag address corresponding to the designation address.例文帳に追加

そして、プロセッサは、キャッシュライン充填命令を実行した場合に、キャッシュメモリにおける指定アドレスに対応するタグアドレスのキャッシュラインに所定データを登録するとともに、指定アドレスに対応するタグアドレスのキャッシュラインに対応するフラグを有効にする。 - 特許庁

That is, the access address output from the CPU 110 of the processor 100 is output from the cache access transmission means 132, and acquired by the cache access control means 231, to be available for access from a processor 200 to the cache memory 221.例文帳に追加

すなわち、プロセッサ１００のＣＰＵ１１０から出力されたアクセスアドレスは、キャッシュアクセス伝達手段１３２から出力され、キャッシュアクセス制御手段２３１によって取得されて、プロセッサ２００のキャッシュメモリ２２１へのアクセスに利用可能となる。 - 特許庁

The data processor includes split stacks including a 1st and a 2nd part; the 1st part is a register 704 arranged in the processing core of the data processor and the 2nd part is a memory device 802 arranged outside the processing fore.例文帳に追加

第１および第２の部分を含むスプリットスタックを含むデータ処理装置であって、第１の部分はデータ処理装置の処理コア内に配置されたレジスタ７０４であり、第２の部分は処理コアの外部に配置されたメモリ装置８０２である。 - 特許庁

To provide an information processor capable of avoiding a failure in the starting and installation of a new application by reducing a possibility that an error occurs since a memory is insufficient and hence the application cannot be started in the information processor.例文帳に追加

情報処理装置がメモリ不足でアプリケーションを起動できないエラーになる可能性を小さくし、新たなアプリケーションの起動やインストールができなくなるといった不都合を回避することなどを可能とした情報処理装置を提供する。 - 特許庁

A control part 16 controls the connection state between the information processor 11 and the information processor 1 to a form which can be accessed to each other's storage or a form which can be accessed to each other's storage and memory based on the relative position information.例文帳に追加

制御部１６は、相対的な位置の情報に基づいて情報処理装置１１と情報処理装置１との結合の形態を、互いのストレージにアクセスできる形態、または互いのストレージ及びメモリにアクセスできる形態に制御する。 - 特許庁

To store picture data to execute countermeasures against paper jamming or the like at a low cost without imposing a load on a memory in a printer in a printing system consisting of an information processor and the printer for executing printing based on picture data outputted from the information processor.例文帳に追加

情報処理装置と、該情報処理装置からの画像データに基づいて印刷を行うプリンタからなる印刷システムにおいて、プリンタ内部のメモリの負担をかけずにかつ低コストで紙づまり等のための対策による画像データの保持を行う。 - 特許庁

The protocol processing apparatus for off-loading the protocol processing of data communication by the processor is configured to store a transmission/reception request including transfer information for packet transmission/reception and timer information for timer control related with packet transmission/reception in a memory from the processor.例文帳に追加

プロセッサによるデータ通信のプロトコル処理をオフロードするプロトコル処理装置は、プロセッサから、パケット送受信のための転送情報とパケット送受信に関わるタイマ制御のためのタイマ情報とを含む送受信要求をメモリに保持する。 - 特許庁

When the program stored in the memory 12 is executed by the processor 11 to output an action instruction signal to the verification objective circuit 13 from the processor 11, while an output specification signal is outputted to the peripheral circuit simulator 20 via the bus 15.例文帳に追加

プロセッサ１１に、メモリ１２に記憶されているプログラムを実行させて、プロセッサ１１から検証対象回路１３へ動作指示信号を出力させると共に、バス１５を介して周辺回路シミュレータ２０へ出力仕様信号を出力させる。 - 特許庁

To provide an image processor etc. for efficiently executing processing for enabling a high quality image output while suppressing a memory capacity small for use with respect to the image processor for executing processing for generating bitmap data of an output object image.例文帳に追加

出力対象画像のビットマップデータを生成する処理を実行する画像処理装置であって、使用するメモリ容量を少なく抑えつつ高品質の画像出力を可能とする処理を効率よく実行できる画像処理装置、等を提供する。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedures.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組み合わせの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

A processor predicts predicted slack which is a predicted value of local slack of an instruction to be stored at a memory address of a main storage device and executed by the processor by using a first predicting method, and executes the instruction using the predicted slack.例文帳に追加

プロセッサ装置は、主記憶装置のメモリ・アドレスに記憶されかつプロセッサ装置で実行される命令のローカル・スラックの予測値である予測スラックを第１の予測方法を用いて予測し、上記命令をその予測スラックを利用して実行する。 - 特許庁

To deal with the trouble of a multiprocessor system where processors each with a write-back cache memory are connected to a bus, by specifying the processor which issued a write-back in the event of trouble at the time of the write-back, without modifying the architecture of the processor.例文帳に追加

ライトバック方式キャッシュメモリを搭載したプロセッサをバス接続したマルチプロセッサシステムにおいて、プロセッサのアーキテクチャを変更することなく、ライトバック時に障害が発生した際、ライトバックを発行したプロセッサを特定して障害処理を行う。 - 特許庁

Then a status signal from a low-order processor is received and a DMA controller having a large capacity of transfer data memory executes the compression and development of transfer data, a programmable load distribution and the load distribution in accordance with the working situation of the low-order processor.例文帳に追加

そこでは、下位プロセッサからのｓｔａｔｕｓ信号を受け、大容量の転送データ用メモリを持つＤＭＡコントローラによって、転送データの圧縮・展開、プログラマブルな負荷分散、下位のプロセッサの稼働状況に応じた負荷分散が行われる。 - 特許庁

This document processor 1 optically reading the document and printing it extracts a set of an abbreviation and an original term supplementing the abbreviation from the read document, and stores the extracted set into a table of a nonvolatile memory 15 of the document processor 1.例文帳に追加

文書を光学的に読み取って印刷する文書処理装置１が、読み取った文書から略語と当該略語を補足する元の語句との組を抽出し、抽出した組を、文書処理装置１の不揮発性メモリ１５のテーブルに格納する。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and the task for preventing penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedure.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

On a common memory 3 between an auxiliary processor 1 and a main processor 2, a configuration state management table 31 which records a state for every component and a configuration change reservation table 32 which records reservation for configuration change for the next starting up are provided.例文帳に追加

補助処理装置１と主処理装置２間の共有メモリ３上に、構成要素毎の状態を記録する構成状態管理テーブル３１と、次回立ち上げ時の構成変更予約を記録する構成変更予約テーブル３２を具備する。 - 特許庁