「memory processor」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

This image processor comprises a memory for storing at least an image, a plurality of programmable first processors capable of performing image processing for every partial area of the image, and a second processor for reading the image from the memory and performing a specified image processing by the pipeline processing by physical alignment of computing units.例文帳に追加

少なくとも画像を格納するメモリと、前記画像の部分領域ごとに画像処理を行うことができる複数のプログラマブルな第一のプロセッサと、前記画像を該メモリから読み出し、演算器の物理的な並びによるパイプライン処理によって特定の画像処理を行う第二のプロセッサをもたせた画像処理装置とする。 - 特許庁

In this data processor, a CPU 101 calculates an address of a corresponding histogram counter on a memory area 107 for the histogram counter by an inputted or calculated data value, and sequentially writes the calculated address of the histogram counter into an address block on a CPU to DMA processor-communicating memory area 106.例文帳に追加

データ処理装置では、ＣＰＵ１０１において、入力又は計算されたデータ値よりヒストグラムカウンタ用メモリ領域１０７上の対応するヒストグラムカウンタのアドレスを計算し、計算したヒストグラムカウンタのアドレスをＣＰＵ→ＤＭＡプロセッサ通信用メモリ領域１０６上のアドレスブロックに順次書き込む。 - 特許庁

To provide an operation history processor, an image forming apparatus, an information processor, an operation history processing system, an operation history processing method and an operation history processing program by which problems when a residual capacity of a non-volatile memory is in short or abnormal operation occurs can be solved in a system for accumulating operation history to a nonvolatile memory.例文帳に追加

不揮発性メモリに動作履歴を蓄積するシステムにおいて、不揮発性メモリの残容量が不足した場合や異常動作発生場合の課題を解決する動作履歴処理装置、画像形成装置、情報処理装置、動作履歴処理システム、動作履歴処理方法、及び動作履歴処理プログラムを提供する。 - 特許庁

The image processing apparatus has an image pickup 10 for forming an image of an object; an electric signal processor 30 for electrically processing image information from the image pickup 10; an output image memory 40 for storing the image information outputted from the processor 30, and outpputting the image information; and a CPU memory 20 for controlling an operation of each of the sections.例文帳に追加

被写体を結像する撮像部１０、撮像部１０からの画像情報を電気的に処理する電気信号処理部３０、電気信号処理部３０から送出されてくる画像情報を記載し、出力する為の出力画像メモリ４０、各部の動作を制御するＣＰＵメモリ部２０等を有すること。 - 特許庁

The data processing apparatus comprises a processor operable to execute a sequence of instructions and a cache memory having a plurality of cache lines operable to store data values for access by the processor when executing the sequence of instructions.例文帳に追加

一連の命令を実行するように動作可能なプロセッサと、該一連の命令を実行する際の該プロセッサによるアクセスのためのデータ値を格納するように動作可能な複数のキャッシュラインを有するキャッシュメモリと、を備える。 - 特許庁

When the processor 804 executes a corresponding code stored in the memory 806, the processor 804 analyzes an image captured by the camera 803 by this analysis method, and displays matched clothes on the display 801.例文帳に追加

プロセッサ８０４がメモリ８０６に記憶されている対応コードを実行する時、プロセッサ８０４は、カメラ８０３によってキャプチャされた画像を本発明の解析方法によって解析し、整合した衣服をディスプレイ８０１にディスプレイする。 - 特許庁

To provide an image processor capable of preventing a memory accumulated with image files from being wasted, when the image file generated by compressing and encoding image data by a prescribed encoding system is stored in the image processor itself.例文帳に追加

画像データを所定の符号化方式で圧縮符号化して生成した画像ファイルを自装置内に蓄積する場合に、画像ファイルを蓄積するメモリの無駄使いを防止することができる画像処理装置を提供すること。 - 特許庁

To provide a method and a structure which permit a mutiprocessing system to use any processor instruction set and a memory architecture in order to efficiently emulate the behavior of another multiprocessing system using any other processor instruction.例文帳に追加

あるマルチプロセッシング・システムが、何らかのプロセッサ命令セットとメモリ・アーキテクチャを使用して、他の何らかのプロセッサ命令を使用する他のマルチプロセッシング・システムの挙動を効率よくエミュレートすることができる方法および構造を提供すること。 - 特許庁

The access terminal includes a transmitter 2608 for transmitting a reverse traffic channel to the access network, an antenna 2614 for receiving signals from the access network, and a processor 2602 and memory 2604 in electronic communication with the processor 2602.例文帳に追加

アクセス端末は、リバーストラヒックチャネルをアクセスネットワークに送信するための送信機２６０８、アクセスネットワークから信号を受信するためのアンテナ２６１４、プロセッサー２６０２と電子通信するプロセッサー２６０２およびメモリ２６０４を含む。 - 特許庁

The operation of the processor core 20 is temporarily stopped in this way when the function modules (1)31 and (2)32 are in the idle state, and the operation of the processor core 20 is restarted after trace information stored in the trace memory 43 is fetched.例文帳に追加

このように、ファンクションモジュール（１）３１，（２）３２がアイドル状態の時に、プロセッサコア２０の動作を一時的に停止させ、トレースメモリ４３内に格納されているトレース情報を取り出した後に、プロセッサコア２０の動作を再開させる。 - 特許庁

To provide a signal processor, an image signal processor and an image signal processing method by which number of bits of data entirely used, a memory capacity and a bandwidth can efficiently be reduced, while keeping conversion accuracy to be a prescribed level or over.例文帳に追加

変換精度を所定のレベル以上に保持しつつ、全体で使用するデータのビット数とメモリ容量およびバンド幅を効率的に縮小することができる信号処理装置、画像信号処理装置およびその方法を提供する。 - 特許庁

To provide an information processor reducing power consumption of a memory device according to an operation condition of a multiprocessor system and efficiently using a plurality of processors of the same configuration in the information processor.例文帳に追加

マルチプロセッサシステムの稼働状況に応じてメモリデバイスの消費電力を低減することを実現した情報処理装置同一構成の複数のプロセッサを効率的に使い分けることを実現した情報処理装置を提供する。 - 特許庁

The communication device comprises a signal modulator/demodulator (modem) having a digital signal processor for performing radio communication, an application processor (AP) having a CPU for controlling a plurality of peripherals, and a memory shared by the modem and the AP.例文帳に追加

無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器(モデム)と、複数の周辺装置を制御するためのＣＰＵを備えるＡＰと、モデムとＡＰとによって共有されたメモリと、を備える通信装置。 - 特許庁

Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.例文帳に追加

特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第１のプロセッサチップのメインバスと前記第２のプロセッサチップのサブバスとを接続した。 - 特許庁

The data management system comprises an information processor 10 such as a portable telephone, a memory mounting radio device 20 mounted detachably on the slot of the information processor 10, and various peripheral equipment 30 such a personal computer.例文帳に追加

このデータ管理システムは、携帯電話機などの情報処理装置１０と、この情報処理装置１０のスロットに取り外し自在に装着されるメモリ搭載無線装置２０と、パーソナルコンピュータなどの各種周辺機器３０とからなる。 - 特許庁

The cache control is configured to cause first information to be provided from the first cache to the processor in response to receiving a read transaction, from the processor, that includes an address in the portion of the memory during testing of the portion.例文帳に追加

キャッシュ制御部は、メモリの上記部分のテスト中にその部分のアドレスを含む読出しトランザクションをプロセッサから受け取ると、それに応じて、第１の情報が第１のキャッシュからプロセッサに提供されるようにするように構成される。 - 特許庁

The data processing apparatus comprises a processor core for executing instructions from any of a plurality of instruction sets, and a prefetch unit for prefetching instructions from a memory prior to sending the instructions to the processor core for execution.例文帳に追加

データ処理装置は複数の命令セットのうちのいずれかからの命令を実行するためのプロセッサコアと、メモリからの命令を実行のためにプロセッサコアに送る前にこの命令をプリフェッチするためのプリフェッチユニットとを備える。 - 特許庁

A processor 4 is mainly constituted of a CPU (central processing unit), an input / output device and a memory, the program of "a game of guessing colors and shapes" which is the electronic game is installed in the processor, and the contents of the game are displayed on a monitor 6.例文帳に追加

処理装置４は、主としてＣＰＵ（中央処理装置）、入出力装置およびメモリから構成されていて、電子ゲームである「色と形を当てるゲーム」のプログラムがインストールされていて、モニター６にゲームの内容が表示される。 - 特許庁

A memory control unit 9 controls the writing of the expanded image data from the JPEG processor 2 to the SDRAM 6, and the reading-out of the expanded image data from the SDRAM 6 to the resizing processor 3, corresponding to the state of the SDRAM 6.例文帳に追加

メモリ制御部９は、ＳＤＲＡＭ６の状態に応じて、ＪＰＥＧ処理部２からＳＤＲＡＭ６への伸長画像データの書き込みとＳＤＲＡＭ６からリサイズ処理部３への伸長画像データの読み出しを制御する。 - 特許庁

The information processor 200 reads the reading data from a main storage part through a main storage control part 202 and a shared memory communication control part 204 by the main storage reading request, and outputs the data read reading data to an information processor 100.例文帳に追加

情報処理装置２００では、主記憶読み出し要求により、主記憶部２０３から主記憶制御部２０２共有メモリ通信制御部２０４、を通じて読み出しデータを読み出し情報処理装置１００へ出力する。 - 特許庁

Information stored by a means 101 which adopts the operation of the kernel of the OS of a data processor 1, and stored by a means 102 which holds data in a memory is transmitted from a means 105 which transmits the data to a data processor 2.例文帳に追加

データ処理装置１のＯＳのカーネルの動作を採取する手段１０１と、そのデータをメモリに保持する手段１０２とによって保持されている情報は、データを送信する手段１０５からデータ処理装置２に送信される。 - 特許庁

In an illegal data processor, only the legitimate data processor can authenticate the virtual memory device and can use the content by providing the authentication key with the effective key block(EKB) which cannot be decoded.例文帳に追加

不正なデータ処理装置においては復号不可能な有効化キーブロック（ＥＫＢ）により認証鍵を提供する構成とすることで、正当なデータ処理装置のみが仮想メモリデバイスとの認証が成立し、コンテンツ利用が可能となる。 - 特許庁

A processor 302 which performs signal processing of communication corresponding to a system 1 and a processor 303 which performs signal processing of the communication corresponding to a system 2 exchange the control signals of the inter-system handover through a memory mapped register 301.例文帳に追加

システム１に対応した通話の信号処理を行うプロセッサ３０２と、システム２に対応した通話の信号処理を行うプロセッサ３０３とは、メモリマップトレジスタ３０１を介してシステム間ハンドオーバの制御信号の受け渡しを行う。 - 特許庁

A microcomputer having a sub-processor 112 therein capable of controlling a program independently from a CPU 111 is used so that a transmission control program in a predetermined communication system stored in a memory 116 is simultaneously processed by the sub-processor 112.例文帳に追加

ＣＰＵ１１１とは別個にプログラム制御可能なサブプロセッサ１１２を内蔵したマイクロコンピュ−タを使用し、メモリ１１６に記憶された特定の通信方式の伝送制御プログラムをサブプロセッサ１１２によって並行処理させること。 - 特許庁

This SoC component includes a plurality of multiprocessors, and each multiprocessor has a local memory used for forming a processor cluster and related to it, and a switch fabric means for connecting the respective processor clusters in an SoC integrated circuit (IC).例文帳に追加

ＳｏＣ構成要素は、複数の多重プロセッサを含み、各多重プロセッサは、プロセッサ・クラスタを形成する、それと関連付けられたローカル・メモリと、ＳｏＣ集積回路（ＩＣ）内で各プロセッサ・クラスタを接続するスイッチ・ファブリック手段とを有する。 - 特許庁

To provide an image processor capable of executing predetermined image processing by mounting an external storage device such as a USB memory even without operating an operation panel of the image processor such as an MFP.例文帳に追加

本発明の課題は、ＭＦＰといった画像処理装置の操作パネルを操作しなくても、ＵＳＢメモリといった外部記憶装置を装着することで所定の画像の処理を実行できる画像処理装置を提供することにある。 - 特許庁

As the selector can guide the processor to the proper firmware, in a case when the computer stores a plurality of pieces of firmware, a customer can change the processor by the selector without replacing a firmware memory and a circuit board.例文帳に追加

このセレクタは、コンピュータが複数のファームウェアを記憶しているときに、プロセッサを適切なファームウェアに導くことができるので、このセレクタにより、顧客は、ファームウェア・メモリや回路基板を交換することなくプロセッサを変更することができる。 - 特許庁

The system is composed of an image processor having a reading means, a recording means, a correcting means, a facsimile communication means, a memory means and a manuscript detecting means; and a data processor having a facsimile communication means, a data processing unit and a database.例文帳に追加

読取手段と記録手段と補正手段とファクシミリ通信手段と記憶手段と原稿検出手段を有する画像処理装置と、ファクシミリ通信手段とデータ処理部とデータベース部とを有するデータ処理装置からなるシステム。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

An image processor 500 which commonly uses a system bus 150 of the personal computer system, includes an independent dedicated image bus 550, a compression/expansion unit 510, an image memory read/write controller 520, image memories 610, 620, 630, and a video processor 650.例文帳に追加

パソコンシステムのシステムバス１５０を共用する画像処理部５００は、独立した専用のイメージバス５５０と、圧縮／伸長器５１０と、画像メモリリード／ライト制御器５２０と、画像メモリ６１０，６２０，６３０と、ビデオ処理器６５０とを有する。 - 特許庁

To provide a convenient image processor in which the mode can be confirmed in similar feeling as that of operation in computer when a print job generated on the computer side is memory recalled on the side of an image processor received the print job.例文帳に追加

コンピュータ側で生成されたプリントジョブを、受信した画像処理装置側でメモリリコールする場合等に、コンピュータにおける操作と同様の感覚でモード確認等を行うことができる、使い勝手の良い画像処理装置を提供する。 - 特許庁

When a signal SW2 is detected, exposure and focusing are controlled by the AF processor 108 and the AE processor 109, and the image inputted via the CCD 103 is then recorded in a predetermined memory as an imaging picture.例文帳に追加

信号ＳＷ２を検知すると、ＡＦ処理部１０８、ＡＥ処理部１０９により露出、フォーカスが制御された後に、ＣＣＤ部１０３を介して入力された画像については、撮像画像として所定のメモリに記録する。 - 特許庁

If the OS 111 can not acquire resources of the sub processor 32, on the other hand, the audio recording program 123 loads an audio encoding library function 152 into a main memory 12 for a main processor 31 to execute the audio encoding library function 152.例文帳に追加

一方、音声記録プログラム１２３は、ＯＳ１１１がサブプロセッサ３２の資源を獲得できなかった場合、音声符号化ライブラリ関数１５２をメインプロセッサ３１のメインメモリ１２にロードし、音声符号化ライブラリ関数１５２を実行する。 - 特許庁

After wiping out all lines in a dirty state existing on a cache memory 2 to a memory module 4a, a processor 1 switches a main memory controller 3 to a copy mode, and issues write invalidating byte enable to one word in all the lines of a copy area, and stores all the lines of the copy area in the dirty state in the cache memory 2.例文帳に追加

キャッシュメモリ２上に存在するダーティ状態のラインをすべてメモリモジュール４ａへ掃き出した後、プロセッサ１はメインメモリ制御装置３を複写モードに切り替えて、バイトイネーブルを無効化したライトを複写領域の全ライン内の１ワードに対して発行し、キャッシュメモリ２に複写領域の全ラインをダーティ状態で格納する。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

This electronic apparatus 1 provided with a processor 2 and a non-volatile memory (flash memory) 3 is provided with: a means which receives information from an external device 21 through an interface 15; and a means which directly accesses the nonvolatile memory 3 and writes the received information in the nonvolatile memory 3.例文帳に追加

プロセッサ２と不揮発性メモリ（フラッシュメモリ）３とを備えた電子機器であって、インターフェース１５を介して外部機器２１からの情報を受信する受信手段と、受信した前記情報を不揮発性メモリ３に直接アクセスして、不揮発性メモリ３に前記情報を書き込む書き込み手段と、を備える不揮発性メモリを備えた電子機器１。 - 特許庁

The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加

プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁

The image processor for performing real-time image processing comprises a table for performing conversion from a logic memory number to a physical memory number in image processing for successively performing switching input for each frame, a table for holding a reference number of each physical memory number, a holding list of unused physical memory numbers, and the like, in which assignment of physical memories is dynamically performed.例文帳に追加

本発明は、リアルタイムで画像処理を行う装置において、フレーム毎に順次切換入力を行う画像処理で、論理メモリ番号から物理メモリ番号へ変換を行うテーブルと各物理メモリ番号の参照数を保持するテーブルと未使用物理メモリ番号の保持リスト等を設け、動的に物理メモリの割当を行う画像処理装置に関する。 - 特許庁

To provide a data access control method by a tamper-resistant microprocessor and a cache memory mount processor without the need for a complicated hardware function wherein contents of a cache memory can be read from other programs with a secure method when a plurality of programs share one encryption key without the access limit of the cache memory and without the need for scanning all areas of the cache memory.例文帳に追加

キャッシュメモリのアクセス制限がなく、キャッシュメモリの全領域を走査する必要がなく、複数のプログラムが１つの暗号鍵を共有する際安全な方法で他のプログラムから読み出すことができ、複雑なハードウェア機能が不要な耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法を提供する。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

In the image processing device provided with an image memory access control section 221 that writes/read image data to/from a memory module 222 and with an image processor 204 that applies image processing such as edit processing to the image data, the image memory access control section 221 is provided at least with one memory image processing section that applies prescribed image processing to the image data stored in the memory module 222.例文帳に追加

メモリー・モジュール２２２に対する画像データの書込み／読み出しをおこなう画像メモリー・アクセス制御部２２１と、画像データに対し加工編集などの画像処理を施す画像処理プロセッサー２０４とを備えた画像処理装置において、画像メモリー・アクセス制御部２２１にはメモリー・モジュール２２２に格納する画像データに対して所定の画像処理をおこなう少なくとも一つのメモリー画像処理部を備える。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

This information processor for performing a predetermined process on a main memory is provided with a process compression means for compressing the image of a process being executed on a main memory based on a compression rule corresponding to a process being executed.例文帳に追加

主メモリ上で所定のプロセスを実行する情報処理装置であって、主メモリ上で実行中のプロセスのイメージを、当該実行中のプロセスに応じた圧縮ルールに基づいて圧縮するプロセス圧縮手段を備えた。 - 特許庁

To provide an arithmetic processing unit and a cache memory control device which can arbitrarily divide a cache memory area in blocks according to a process ID so as to improve the effective performance of a processor.例文帳に追加

キャッシュメモリを実装した演算処理装置およびキャッシュメモリ制御装置において、プロセスＩＤに対応してキャッシュメモリ領域をブロック単位で任意に分割可能として、プロセッサの実効性能を向上することを可能とする。 - 特許庁

When the optical disk (recording medium) is mounted first, the data reading apparatus 1 being a disk drive built in a data processor 2 reads part of data recorded by the optical disk and stores the data in a storage memory (memory) 12.例文帳に追加

データ処理装置２が内蔵するディスクドライブであるデータ読出装置１は、光ディスク（記録媒体）が最初に装着された場合に、光ディスクが記録しているデータの一部を読み出し、保存用メモリ（記憶部）１２に記憶しておく。 - 特許庁