「memory structure」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To realize a structure that derives the potential of the upper electrode to a diffusion layer, in a dielectric memory having a solid stacked-type structure.例文帳に追加

立体スタック型構造を有する誘電体メモリにおいて、上部電極の電位を拡散層へ引き出す構造を実現することを目的とする。 - 特許庁

The memory cell structure is characterized by a double-channel structure in which the interior of a switching transistor is filled with a variable resistor element, in particular, by a phase change material.例文帳に追加

スイッチングトランジスタの内部を可変抵抗素子、特に相変化材料で充填した２重チャネル構造としたメモリセル構造を特徴とする。 - 特許庁

In this card-type terminal provided with an interface circuit 4 with an external device, and a memory 5 for storing the CIS (Card Information Structure) information in advance, the interface circuit 4 and the memory 5 are mounted on the same integrated circuit device 9.例文帳に追加

外部装置とのインターフェイス回路４と、ＣＩＳ（Card Information Structure）情報を予め格納したメモリ５と、を備えるカード型端末において、インターフェイス回路４とメモリ５とを同一の集積回路装置９に設ける。 - 特許庁

To speed up memory access, reduce an area in a memory chip, and reduce the number of a defective repair processes by a laser repair system in a semiconductor device having a chip-on-chip structure constituted of a logic chip and a memory chip.例文帳に追加

ロジックチップとメモリチップとで構成されたチップオンチップ構造を持つ半導体装置において、メモリアクセスを高速化し、メモリチップの面積を削減し、かつレーザリペア装置による欠陥リペア工程数を削減する。 - 特許庁

To provide a method for stacking and mounting a memory and its structure in which the memory is formed by welding a memory chip and a logic circuit chip respectively on one surface and the other surface of a lead frame especially having metal ball members.例文帳に追加

特に金属球体を有するリードフレームの一面および他面にそれぞれメモリチップ及び論理回路チップを熔接することによりメモリを構成するメモリの積み重ね実装方法及びその構造を提供する。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

Then the memory cells are connected in series or parallel to structure NAND version memory or NOR version memory.例文帳に追加

有機化合物層を有する有機素子にトランジスタを並列または直列に接続したメモリセルを構成し、そのメモリセルを直列または並列に接続することによって、ＮＡＮＤ型メモリまたはＮＯＲ型メモリを構成する。 - 特許庁

To read a memory cell having a charge-trapping structure by measuring the current between the substrate area of the memory all and one of the source area and the drain area of the memory cell.例文帳に追加

電荷トラッピング構造を有するメモリセルが、前記メモリセルの基板領域と、前記メモリセルのソース領域または前記メモリセルのドレーン領域のどちらか一方との間の電流を測定することによって、読み出される。 - 特許庁

To provide a nonvolatile memory in which influence of read-out disturbance and write-in disturbance in a nonvolatile memory having three dimensional structure is prevented and reliability is high, and which has high speed, large memory capacity, and a low bit cost.例文帳に追加

三次元構造を有する不揮発性メモリに於ける読み出しディスターブ、及び書き込みディスターブの影響を回避した信頼性の高い、高速、大記憶容量の低ビットコストの不揮発性メモリを提供する。 - 特許庁

A polycrystalline memory structure is described for improving reliability and yield of devices employing polycrystalline memory materials comprising a polycrystalline memory layer, which has crystal grain boundaries forming gaps between adjacent crystallites overlying a substrate.例文帳に追加

基板上の隣接する晶子間にギャップを形成する結晶粒界を有する、多結晶メモリ層を備える、多結晶メモリ材料を用いたデバイスの信頼性および歩留りを改善する多結晶メモリ構造を記載する。 - 特許庁

A redundant file memory RFL for recording replacement information indicating a defective cell to be replaced with a redundant cell or not is formed of a memory cell of the same structure as an ordinary memory cell and access is made to the redundant file simultaneously with the access to the ordinary memory cell.例文帳に追加

本発明は、冗長セルへの置換をすべき不良セル否かの置換情報を記録する冗長ファイルメモリを、通常のメモリセルと同じ構成のメモリセルで構成し、通常のメモリセルへのアクセス時に同時に冗長ファイルメモリにアクセス可能にする。 - 特許庁

A semiconductor device has the memory array having a structure in which memory cells are stacked including memory layers using a chalcogenide material and diodes, and initialization conditions and rewrite conditions are changed according to the layer in which a selected memory cell is positioned.例文帳に追加

本発明による半導体装置は、カルコゲナイド材料を用いた記憶層とダイオードで構成されたメモリセルを積層した構造のメモリアレイを有し、選択されたメモリセルが位置する層に応じて、初期化条件及び書き換え条件が変更されるものである。 - 特許庁

A first conductive structure is formed on a first set (including four memory units, for example) of the memory unit and then the wafer is cut along a scribe lane surrounding the first set of memory unit thus forming a completed first memory chip having a first storage capacity.例文帳に追加

このウェハは、メモリユニットの第１セット（例えばメモリユニットを４つ含む）上に第１伝導性構造を形成しメモリユニットの第１セットを囲んだスクライブレーンに沿ってウェハをカッティングして第１貯蔵容量をもつ完成した第１メモリチップを形成する。 - 特許庁

In a two dimensional memory which performs read-out and/or write-in of information of a memory unit by the multi-probe, arrangement of memory units has sixfold symmetry, the memory unit has polarity in the prescribed characteristic, or has at least double hierarchical structure sharing symmetry on arrangement of the memory unit.例文帳に追加

マルチプローブによりメモリユニットの情報の読み出しおよび／または書き込みを行う２次元メモリにおいて、メモリユニットの配列に６回対称性を持たせ、メモリユニットに所定の特性において極性を持たせあるいはメモリユニットの配列に対称性を共有する少なくとも２重の階層構造を持たせる。 - 特許庁

When a bridge control section 3 gives a memory structure to a wireless buffer queue control section 24, whether or not the number of memory structures for configuring buffer queues to which the memory structure is added is matched with a maximum storage number given to each priority of the buffer queues is confirmed.例文帳に追加

無線バッファキュー制御部２４にブリッジ制御部３よりメモリ構造体が与えられると、そのメモリ構造体が追加されるバッファキューを構成するメモリ構造体の数がバッファキューの優先度毎に与えられた最大格納個数と一致するか否かが確認される。 - 特許庁

A debugger 10 prepares a memory access history 23 in which memory access during execution of a program is recorded, analyses the memory access history 23 to detect a timing when a condition of a list structure of an analytical object is changed, and reproduces the condition of the list structure at the timing of change.例文帳に追加

デバッガ１０は、プログラム実行中におけるメモリアクセスを記録したメモリアクセス履歴２３を作成し、メモリアクセス履歴２３を解析して解析対象のリスト構造の状態が変化したタイミングを見つけ出し、変化したタイミングにおけるリスト構造の状態を再現する。 - 特許庁

To provide a novel nonvolatile memory array structure capable of facilitating a test process of the nonvolatile memory array by forming an open circuit between an abnormally functioning bit line and a sense amplifier.例文帳に追加

機能異常のビット線とセンス増幅器の間を開路にして、不揮発性メモリアレイのテスト工程を簡便化し得る新規の不揮発性メモリアレイ構造を提供する。 - 特許庁

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.例文帳に追加

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁

A memory cell holds memory information by transferring an electronic spin 12 to a nuclear spin 13 in a channel 14 by using a spin transistor structure.例文帳に追加

本発明のメモリセルは、スピントランジスタ構造を用いてチャンネル１４中の核スピン１３に電子スピン１２を転写することによりメモリ情報を保持するようになっている。 - 特許庁

To reduce the dispersion of erasing characteristic of a memory cell without using complicated control in a non-volatile memory of two layers type pile structure of a control gate and a floating gate.例文帳に追加

制御ゲート、浮遊ゲートの２層式積み上げ構造の不揮発性メモリにおいて、メモリセルの消去特性ばらつきを複雑な制御を用いることなく低減する。 - 特許庁

To provide a novel structure of a flash memory for enhancing the quality and integration of a prior art flash memory and to provide its fabricating method.例文帳に追加

本発明は、従来技術によるフラッシュメモリの品質及び集積度を改善するために新しいフラッシュメモリの構造及び製造方法を提供することを課題とする。 - 特許庁

To provide an improved memory element in which appropriate read-out can be performed in single bit and dual bit structure memory cells and which is operated with reduced power source voltage.例文帳に追加

単一ビットおよびデュアルビット構造メモリセルの適切な読出しを可能にし、かつ減じられた電源電圧で動作する改良されたメモリ素子を提供する。 - 特許庁

To improve electrical characteristics of a semiconductor device which employs a split-gate type memory cell structure and includes a nonvolatile memory using a nitride film as a charge accumulation layer.例文帳に追加

スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。 - 特許庁

To provide a semiconductor memory device which further improves, than prior art, the number of times of repetitive operations of a memory in an Si oxide/SiC/Si substrate structure.例文帳に追加

Ｓｉ酸化物／ＳｉＣ／Ｓｉ基板構造において、メモリの繰り返し動作回数を従来よりも更に向上することができる半導体メモリ装置を提供する。 - 特許庁

Thus, compression ratio of the image data to be stored in a video memory is improved, video memory capacity is reduced and circuit structure is simplified.例文帳に追加

これによれば、ビデオメモリに格納する画像データの圧縮率を改善して、ビデオメモリ容量を削減することができ、かつ回路構成の単純化を図ることができる。 - 特許庁

To provide memory cell array structure of a non-volatile semiconductor memory unit, which can read data more quickly in the case of high-speed random access and accessing data of a small number.例文帳に追加

高速のランダムアクセス及び少数のデータをアクセスする際により速くデータを読み取ることができる不揮発性半導体メモリ装置のメモリセルアレイ構造を提供すること。 - 特許庁

To provide a manufacturing method of a semiconductor memory structure, especially a deep trench semiconductor memory device for which a temperature sensitive high dielectric constant material is taken inside the storage node of a capacitor.例文帳に追加

半導体メモリ構造の作製方法、特に感温性の高誘電率材料がキャパシタの蓄積ノード内に取り入れられた深トレンチ半導体メモリデバイスを提供する。 - 特許庁

To realize a semiconductor device capable of effectively suppressing propagation of the noise generated by a logic unit to a memory cell of a memory and having a simple structure in a process.例文帳に追加

ロジック部で発生したノイズのメモリ部のメモリセルへの伝播を効果的に抑制でき、かつプロセス的に簡単な構造を有する半導体装置を実現することにある。 - 特許庁

To provide an element structure of a nonvolatile memory element which is suitable for miniaturization and speed-up, because it is difficult to miniaturize and speed up a nonvolatile memory element composed of a capacitor and a transistor.例文帳に追加

キャパシタとトランジスタで構成される不揮発性記憶素子は、微細化や高速化が難しく、微細化や高速化に適した不揮発性記憶素子の素子構造が望まれる。 - 特許庁

To provide a flash memory device adapted to enable stabilizing the programming and erasing characteristics by changing a structure of a floating gate and to provide programming and erasing methods using the memory device.例文帳に追加

フローティングゲートの構造を変えてプログラミングと消去特性を安定させることのできるフラッシュメモリ素子、これを用いたプログラミングと消去方法を提供する。 - 特許庁

To provide a memory access control circuit with a simple structure and high in versatility, capable of improving the system performance and minimizing access between a microprocessor unit(MPU) and a memory.例文帳に追加

システム性能を向上させ、ＭＰＵ−メモリ間アクセスを最小化させることが可能な構造が簡単で汎用性の高いメモリアクセス制御回路を提供すること - 特許庁

To provide a memory chip that reduces complexity of a connection wiring structure on an interposer in a semiconductor device having a logic chip and the memory chip laminated with the interposer therebetween.例文帳に追加

ロジックチップとメモリチップとをインタポーザを介して積層した半導体装置におけるインタポーザ上での接続配線構造の複雑化を緩和できるメモリチップの提供。 - 特許庁

In this way, a memory cell structure in the bit line direction can be simplified, consequently, an arrangement pitch of the silicon pillars 45 can be shortened, and an area per one memory cell can be reduced.例文帳に追加

これにより、ビット線方向については、メモリセルの構成が簡略化されるため、シリコンピラー４５の配列周期を短くでき、メモリセル１個当たりの面積を小さくできる。 - 特許庁

The three-dimensional nonvolatile semiconductor memory comprises: a memory cell array 2 with multiple memory cells stacked on a semiconductor substrate and multiple first conductive layers connected with the multiple memory cells; a dummy laminate structure 13 with multiple second conductive layers stacked on the semiconductor substrate and surrounds the memory cell array 2; and a metal layer 23A arranged on the memory cell array 2 and the dummy laminate structure 13.例文帳に追加

実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第１導電層を備えるメモリセルアレイ２と、半導体基板上に積み重ねられる複数の第２導電層を備え、メモリセルアレイ２を取り囲むダミー積層構造１３と、メモリセルアレイ２上及びダミー積層構造１３上に配置される金属層２３Ａとを備える。 - 特許庁

To provide a semiconductor storage device having a nonvolatile memory transistor of a structure capable of suppressing excess erasure.例文帳に追加

過剰消去を抑制できる構造の不揮発性メモリトランジスタを持つ半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device having a structure suitable for the micronization of a cell size, and to provide a method of manufacturing the same.例文帳に追加

セルサイズの微細化に適した構造を有する半導体記憶装置およびその製造方法を提供する。 - 特許庁

A transmission buffer memory 102 with a ring buffer structure stores the encoded data to which the identification information is attached.例文帳に追加

識別情報が付加された符号化データは、リングバッファ構造を有する送信バッファメモリ１０２に格納される。 - 特許庁

To provide a storage device using a non-volatile semiconductor memory with high reliability in a simple structure.例文帳に追加

簡単な構成で高信頼性を実現した半導体不揮発性メモリを用いた記憶装置を提供する。 - 特許庁

The structure SD is stored in the memory area of a terminal and is given indexes according to data in the SIM card.例文帳に追加

構造ＳＤが、端末のメモリ領域内に記憶され、ＳＩＭカードのデータに応じて索引付けされる。 - 特許庁

Featured values whose reliability is low are removed for reducing the memory consumption, and the structure of a database is simplified.例文帳に追加

メモリ消費量の削減のために信頼性の低い特徴量を取り除き、データベースの構造を単純化する。 - 特許庁

To provide a memory structure in which electric characteristics are controlled by indirectly heating a phase change material.例文帳に追加

相変化材料を間接的に加熱することによって電気特性が制御されるメモリ構造を提供すること。 - 特許庁

A flash memory 3 has the sector data structure, and stores a user data UD and firm-ware FW in sector unit.例文帳に追加

フラッシュメモリ３はセクタデータ構造を有し、セクタ単位でユーザデータＵＤ及びファームウェアＦＷを格納する。 - 特許庁

The nonvolatile semiconductor memory device has a wired-OR structure in which the data transmission from the defective page buffer is blocked.例文帳に追加

欠陥ページバッファーからのデータ伝送が遮断されるワイヤードオア構造の不揮発性半導体メモリ装置である。 - 特許庁

To provide a memory cell structure for enabling selective access to a core cell without needing access transistors.例文帳に追加

アクセストランジスタを必要とせずにコアセルに対する選択的なアクセスを可能にするメモリセル構造体の提供。 - 特許庁

To provide a semiconductor memory device achieving stepped word line selection levels by a simple circuit structure.例文帳に追加

簡素な回路構成により階段状のワード線選択レベルを実現する半導体記憶装置を提供する。 - 特許庁