「memory structure」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a semiconductor memory and a method of manufacturing the semiconductor memory which reduces a write/erase operating voltage for stack type memory cells to obtain a highly integrated memory cell structure and the reduction of power consumption.例文帳に追加

スタック型メモリセルの書き込み／消去動作電圧を低減し、これによりメモリセルの高集積化や消費電力低減を実現することが可能な半導体記憶装置及び半導体記憶装置の製造方法を提供する。 - 特許庁

To provide a non-voltage semiconductor memory unit, which can read data of a spare memory cell array with priority to a main memory array in which a physical address of a memory cell array comprising NAND structure, is precedent and to provide data reading method used for the unit.例文帳に追加

ＮＡＮＤ構造からなるメモリセルアレイの物理的アドレスが先にあるメインメモリアレイより先にスペアメモリアレイのデータを優先的にリードできる不揮発性半導体メモリ装置及びこれに用いるデータリード方法を提供する。 - 特許庁

To provide a nonvolatile memory cell which shows a high-speed response despite a high resistance ratio and is equipped with resistive layers of a multilayer structure, and to provide a method of manufacturing the nonvolatile memory cell, as well as, a resistance variable nonvolatile memory device that uses the nonvolatile memory cell.例文帳に追加

本発明は、高い抵抗比でありながら高速応答性を示す、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置を提供する。 - 特許庁

The structure data access circuit 500 includes: a memory address generation circuit 502 for generating a memory address for accessing the structure data on the basis of a parameter inputted by an external module; and a memory access interface circuit 504 for performing interface processing to access the memory on the basis of the memory address in response to a request from the external module.例文帳に追加

構造体データアクセス回路５００は、外部モジュールから入力されるパラメータに基づいて、構造体データにアクセスするためのメモリアドレスを生成するメモリアドレス生成回路５０２と、外部モジュールからの要求に応じて、前記メモリアドレスに基づいて前記メモリにアクセスするためのインターフェース処理を行うメモリアクセスインターフェース回路５０４とを含む。 - 特許庁

This method comprises a process for offering a first data structure to the first part of the cache memory and a process for offering a second data structure to the second part of the cache memory, and the access to the first part includes the access to the first data structure, and the access to the second part includes the access to the second structure.例文帳に追加

キャッシュメモリの第１の部分に第１のデータ構造を提供する工程と、キャッシュメモリの第２の部分に第２のデータ構造を提供する工程とを含み、第１の部分へのアクセスは第１のデータ構造へのアクセスを含み、第２の部分へのアクセスは第２の構造へのアクセスを含む。 - 特許庁

The second tunnel barrier structure is an efficient conductor for the tunnel current than the first tunnel barrier structure under the bias condition for programming the memory cell and the bias condition for deleting the memory.例文帳に追加

該メモリセルをプログラムするバイアス条件下及び消去するバイアス条件下で、該第２トンネル障壁構造体は該第１トンネル障壁構造体より効率的なトンネル電流の導体である。 - 特許庁

To provide a resistance change type memory cell array with a three-dimensional cross-point structure, achieving a structure depending on characteristics (low power consumption, and switching yield improvement, and the like) required for the memory cell array.例文帳に追加

メモリセルアレイとして要求される特性（低消費電力化，スイッチング歩留まり向上）に応じた構造を実現することができる三次元クロスポイント構造の抵抗変化型メモリセルアレイを提供する。 - 特許庁

Specifically, reading speed is improved by employing a structure where a memory gate electrode 22a is formed only on a sidewall at one side of a control gate electrode 14a as a structure for the code flash memory cell.例文帳に追加

具体的には、コードフラッシュメモリセルの構造としてコントロールゲート電極１４ａの片側の側壁にだけメモリゲート電極２２ａが形成された構造を採用して読み出し速度の向上を図る。 - 特許庁

To simplify a structure of a boot sequencer controlling a boot process in a computer system capable of self-booting through a nonvolatile memory such as a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリからのセルフブートが可能なコンピュータ装置において、ブートプロセスを制御するブートシーケンサの構成を簡略化する。 - 特許庁

To provide an electronic apparatus having a memory card cover structure, in which a cover is not opened even when vibration and impact are applied in a pulling-out direction of a memory card.例文帳に追加

メモリーカードの抜ける方向に振動、衝撃が加わってもカバーが開くことのないメモリーカードカバー構造を有する電子機器を提供する。 - 特許庁

To provide a charge control circuit of a simple memory, capable of conducting charge controlling of a capacitor composing the simple memory by a simple structure.例文帳に追加

簡易メモリを構成するコンデンサの電荷制御をより簡単な構成によって行うことができる簡易メモリの電荷制御回路を提供する。 - 特許庁

The display device having the memory circuit that includes a memory element with a simple structure with which an organic compound layer is interposed between a pair of conductive layers is provided.例文帳に追加

一対の導電層間に有機化合物層が挟まれた簡単な構造の記憶素子からなる記憶回路を有する表示装置を提供する。 - 特許庁

To provide a ferroelectric memory that can be reduced in cell area while a capacitor area is secured with a more optimized structure, and to provide a method of manufacturing the memory.例文帳に追加

より最適化された構造をもってキャパシタ面積を確保しつつセル面積が縮小可能な強誘電体メモリ及びその製造方法を提供する。 - 特許庁

To provide a memory device in a simple matrix structure with improved stability of write/read operation while reducing a memory cell size, and its manufacturing technique.例文帳に追加

メモリセルのサイズを縮小しつつ、書込み／読み出し動作の安定性の高い単純マトリクス構造のメモリデバイス及びその製造技術を提供する。 - 特許庁

To provide a memory card socket applicable to both of a first and a second memory cards, achieved in a simple structure with cost increase restrained.例文帳に追加

第１および第２のメモリカードの両方に対応可能なメモリカードソケットであって、コストアップを抑えつつ簡単な構造で実現したメモリカードソケットを提供する。 - 特許庁

To provide a semiconductor memory device which allows improvement in area efficiency by constituting an end memory mat in compact size, in array structure of an open bit line system.例文帳に追加

オープンビット線方式のアレイ構成において端メモリマットを小型のサイズで構成し面積効率の向上が可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory equipped with a gate insulating film having memory function in which the structure is simple and the number of manufacturing steps is few.例文帳に追加

構造が単純で形成のための工程数が少なく、かつ、メモリ機能を有するゲート絶縁膜を備えた半導体記憶装置を提供する。 - 特許庁

To provide a method of manufacturing a memory cell, which eliminates variations in channel length in a nonvolatile memory cell of a MOS structure for improving reliability in characteristics.例文帳に追加

ＭＯＳ構造をした不揮発性メモリセルにおけるチャンネル長のばらつきを解消し、特性の信頼性を高めたメモリセルの製造方法を提供する。 - 特許庁

To provide a manufacturing method of a non-volatile memory element and a patterning method to realize a stepped structure gate in the non-volatile memory element.例文帳に追加

本発明は、不揮発性メモリー素子の製造方法を提供し、不揮発性メモリー素子において階段形態のゲートを具現できるパターニング方法を提供する。 - 特許庁

When the number of the memory structures for configuring the buffer queues is coincident with the maximum storage number, a packet designated by the memory structure is discarded.例文帳に追加

そして、バッファキューを構成するメモリ構造体の数が最大格納個数と一致する場合、そのメモリ構造体によって指定されるパケットが破棄される。 - 特許庁

In the nonvolatile semiconductor memory device having a split gate structure, a memory gate is formed on a protruding type substrate, and its side surface is used as a channel.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、メモリゲートが凸型基板上に形成され、その側面をチャネルとして用いるようにする。 - 特許庁

To provide an efficient writing/reading/erasing operation system in a nonvolatile semiconductor memory having a side wall control type memory cell structure.例文帳に追加

側壁コントロール型メモリセル構造を有する不揮発性半導体記憶装置において、効率の良い、書き込み、読み出し、消去動作方式を提供する。 - 特許庁

The elimination of unnecessary single entry trie tables reduces memory space, power consumption, and the number of memory accesses required for traversing the data structure.例文帳に追加

不必要な単一エントリトライテーブルを除去することはメモリ空間、電力消費、及びデータ構造をトラバースするのに必要なメモリアクセスの数を減少させる。 - 特許庁

To provide moving image decoding and encoding devices capable of preventing complication/enlargement of a memory bus structure, between a decoding/encoding processing block and a memory module.例文帳に追加

デコード/エンコード処理ブロックとメモリモジュール間のメモリバス構成の複雑化・肥大化を避けることのできる動画像復号、符号化装置を提供する。 - 特許庁

To provide a manufacturing method for a nonvolatile magnetic memory which reduces dispersion of characteristics between TMR elements and has high manufacturing yield, and to provide structure of the nonvolatile magnetic memory.例文帳に追加

ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。 - 特許庁

To provide a tilt telescopic steering device with a memory mechanism of a simple structure capable of adjusting the tilt and the tilt memory position by the single lever operation.例文帳に追加

単一のレバー操作でチルト調整とチルトメモリ位置調整を達成できる簡単な構造のメモリ機構付きチルトテレスコステアリング装置を提供する。 - 特許庁

This semiconductor device uses structure in which an output terminal 40c of a switching element 40 is connected to a terminal 20b by which write-in of data of a memory element 20 is performed, as a memory cell.例文帳に追加

記憶素子２０のデータ書き込みを行う端子２０ｂにスイッチング素子４０の出力端子４０ｃを接続した構造をメモリセルとして用いる。 - 特許庁

To achieve compatibility between a memory window and charge retention characteristics which are sufficient to actualize a multi-value memory by using a metal oxide film for a block layer of an SONOS structure.例文帳に追加

ＳＯＮＯＳ構造のブロック層に金属酸化膜を用い、多値を実現するのに十分なメモリーウインドウと良好な電荷保持特性を両立する。 - 特許庁

The memory structure of the system comprises a user interaction module for allowing the user to select an image element without previously selecting an element selection mode, and a data memory.例文帳に追加

システムのメモリ構造は、要素選択モードを予め選択せずにユーザが画像要素を選択できるようにするためのユーザインタラクションモジュールと、データメモリと、を含む。 - 特許庁

The differential current evaluation circuit (SBS) and the sense amplifier circuit (LV) are arranged in circuit structure for reading and evaluating the memory state of a semiconductor memory cell.例文帳に追加

差動電流評価回路（ＳＢＳ）およびセンスアンプ回路（ＬＶ）は、半導体メモリーセルのメモリー状態を読み出し、評価する為の回路構造に配置されている。 - 特許庁

To increase utilizable memory capacity by utilizing the conventional dummy array in a semiconductor memory device having open bit line structure for data storage.例文帳に追加

開放ビット線構造を持つ半導体記憶装置における従来のダミーアレイをデータ記憶に活用し、以て利用可能なメモリ容量を増大させる。 - 特許庁

To provide a manufacturing method for a nonvolatile magnetic memory which reduces characteristic irregularities between TMR elements and offer high manufacturing yield, and to provide the structure of the nonvolatile magnetic memory.例文帳に追加

ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device which is composed of split gate type memory cells having a double floating gate structure, and also to provide a method of fabricating the same.例文帳に追加

ダブルフローティングゲート構造を持つスプリットゲート型メモリセルで構成される不揮発性半導体メモリ素子およびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a non-volatile semiconductor memory device capable of forming an embedded bit line structure by a simple method in a non-volatile semiconductor memory device using a charge trap layer as a memory device.例文帳に追加

電荷トラップ層を記憶素子に用いる不揮発性半導体記憶装置において、簡便な方法で埋め込みビット線構造を形成できる不揮発性半導体装置の製造方法を提供する。 - 特許庁

In the non-volatile semiconductor memory device of split gate structure, memory cells of different gate lengths are integrated because read-out current and read and write endurance are in tradeoff condition due to the gate length of a memory gate.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、読み出し電流と書き換え耐性はメモリゲートのゲート長によりトレードオフの関係にあるため、ゲート長の異なるメモリセルを集積する。 - 特許庁

When the structure of directories of a memory card matches a storage memory of a data reader (S1), a control part reads a management file of the memory card and holds the generation date of the folder and the pointer of the folder (S2).例文帳に追加

メモリカードのディレクトリの構造がデータ読取装置の保存記憶メモリと一致する場合（Ｓ１）、制御部はメモリカードの管理ファイルを読んでフォルダの作成日付とフォルダとのポインタを保持する（Ｓ２）。 - 特許庁

To provide a nonvolatile memory and manufacturing method thereof, having a novel cell structure having both a scalability equal to that of the floating gate type memory cell and high reliability equal or higher than an MNOS type memory cell.例文帳に追加

フローティングゲート型メモリセルに匹敵するスケーラビリティと、ＭＮＯＳ型メモリセルと同等以上の高い信頼性とを併せ持った新規なセル構造の不揮発性メモリおよびその製造方法を提供する。 - 特許庁

To materialize a phase change memory device having a structure with high thermal efficiency and to enable mass production of large-scale phase change memory IC by solving many problems caused by IC composition of the phase change memory.例文帳に追加

熱効率の高い構造をもつ相変化メモリ素子を実現すること、および、相変化メモリのＩＣ化に伴う諸問題を解消して、大規模な相変化メモリＩＣの量産を可能とする。 - 特許庁

To provide a semiconductor memory device having a vertical chain structure in which a plurality of phase change memories are laminated on a semiconductor substrate, which reduces the difference in rewriting current between an upper memory cell and a lower memory cell.例文帳に追加

半導体基板上に相変化メモリを複数段積層した縦型チェイン構造を有する半導体記憶装置において、上下のメモリセル間で生じる書き換え電流の差を低減する。 - 特許庁

The conductor structure for the magnetic memory cell comprises more than one conductors 21, 23 having widths W1, W2 which are smaller than the sizes of the memory cells and which are crossing the memory cell 20 in directions D_W, D_L._例文帳に追加

磁気メモリ用の導体構造であり、メモリセルの寸法よりも小さい幅Ｗ１、Ｗ２を有する１つ以上の導体２１，２３を含み、方向Ｄｗ，ＤＬにメモリセル２０を横切る。 - 特許庁

To provide a memory structure comprising an antifuse material and a forming method for the antifuse materials which can reduce electric short circuits in an antifuse structure and shorten the time and processes needed to manufacture the memory structure.例文帳に追加

アンチヒューズ構造内の電気的短絡の発生を低減し、かつメモリ構造を製造するのにかかる時間および処理を短縮することができる、アンチヒューズ材料を含むメモリ構造およびアンチヒューズ材料の形成方法を提供することである。 - 特許庁

In the structure of the charge trap memory cell, multi-doped layers are appropriately formed in the active region unlike the conventional structure.例文帳に追加

電荷トラップメモリセルの構造は、従来とは異なり、アクティブ領域に複数層のドーピング層を適切に形成したことにその特徴がある。 - 特許庁

A hydrogen block film 33 is provided on a capacitor, which comprises an opening part 38 in a region with no memory cell which is present at each memory cell block, by utilizing a memory cell block structure specific to the TC parallel unit series-connected type ferroelectric memory.例文帳に追加

ＴＣ並列ユニット直列接続型強誘電体メモリ特有のメモリセルブロック構造を利用し、メモリセルブロックごとに存在しているメモリセルのない領域に開口部３８が設けられた水素ブロック膜３３をキャパシタ上に設ける。 - 特許庁

To provide a memory mapping apparatus and method in a video decoder/encoder in which an independently accessible memory bank structure is utilized to decrease a total cycle number required for recording video data on a memory or for reproducing video data from the memory.例文帳に追加

独立的にアクセス可能なメモリバンク構造を利用して、メモリに映像データを記録し、またはメモリから映像データを再生するのにかかる総サイクル数を減少させるビデオデコーダ／エンコーダでのメモリマッピング装置及びその方法を提供する。 - 特許庁

This memory device comprises memory cells (10) provided with memory structure being switchable for a memory state, and a programming circuit (40) in which first voltage is applied to a first node of the memory structure and second voltage is applied to a second node so that the first voltage and the second voltage are made inverse polarity each other, and which performs writing for the memory cell (10).例文帳に追加

メモリ装置であって、記憶状態のスイッチングが可能な記憶構造を備える記憶セル（１０）と、第１の電圧及び第２の電圧が逆極性になるようにして、前記記憶構造の第１のノードに前記第１の電圧を印加し、前記記憶構造の第２のノードに前記第２の電圧を印加して、前記記憶セル（１０）に書き込みを施すプログラミング回路（４０）が含まれている、メモリ装置。 - 特許庁