| 例文 |
memory structureの部分一致の例文一覧と使い方
該当件数 : 1752件
The nonvolatile memory element has a structure in which the lower electrode 2, the metal oxide 3, an insulating film 5 and the upper electrode 4 are stacked in sequence.例文帳に追加
下部電極2、金属酸化物3、絶縁膜5、及び、上部電極4を順次積層した構造を有する。 - 特許庁
While the repetition is executed, the part present inside a memory of node-link data for defining the node-link structure is changed (102).例文帳に追加
反復が実行される間、ノード−リンク構造を定義しているノード−リンクデータのメモリ内にある部分を変更する(102)。 - 特許庁
To provide a vertical channel memory which comprises a substrate, a channel, a multilayer structure, a gate, a source and a drain, and to provide a manufacturing method therefor.例文帳に追加
基板、チャネル、多層構造、ゲート、ソーおよびドレインを含む縦型チャネルメモリーと、その製造方法を提供する。 - 特許庁
To provide a memory system that has a stub bus structure and transmits a free running clock through the same path as that of a data signal.例文帳に追加
スタブバス構造を有してデータ信号と同じパスを通じてフリーランニングクロックを伝送するメモリシステムを提供する。 - 特許庁
The memory structure (100) is provided with a plurality of line conductors (114), intersecting with a plurality of row conductors (104) at a plurality of intersecting parts.例文帳に追加
メモリ構造(100)は複数の交差部において複数の列導体(104)と交差する複数の行導体(114)を有する。 - 特許庁
To facilitate switching of an I/O structure in a semiconductor memory device configured with a plurality of core chips and an interface chip.例文帳に追加
複数のコアチップとインターフェースチップからなる半導体記憶装置において、I/O構成の切り替えを容易とする。 - 特許庁
The memory structure (700) has the antifuse material (16) that is unpatterned and sandwiched between each of a plurality of antifuse electrode pairs.例文帳に追加
メモリ構造(700)が、パターニングされずに、複数のアンチヒューズ電極(14,22)対の各対間に挟まれるアンチヒューズ材料(16)を有する。 - 特許庁
Another embodiment includes two phase change layers and electrodes which are arranged in a series structure to form a memory cell.例文帳に追加
他の実施の形態は、2個の相変化層と電極を含み、メモリセルを形成するように直列構造に構成される。 - 特許庁
To provide a transistor-type ferroelectric memory having a new structure, and to provide its manufacturing method.例文帳に追加
本発明は、新規な構造を有するトランジスタ型強誘電体メモリおよびその製造方法を提供することにある。 - 特許庁
According to the method, corrupted portions of the memory structure are identified and an attempt is made to repair these portions.例文帳に追加
この方法によれば、メモリ構造体の破損された部分が識別され、その部分を修復する試みが行われる。 - 特許庁
To provide a memory cell in which a step margin is increased for a misalignment in a COB structure.例文帳に追加
COB構造において、誤整列に対する工程マージンを大きくしたメモリ素子及びその製造方法を提供する。 - 特許庁
To stabilize contact resistance of a lower contact plug at a stack contact in a dielectric memory having a COB structure.例文帳に追加
COB構造を有する誘電体メモリにおいて、スタックコンタクトにおける下部コンタクトプラグのコンタクト抵抗の安定化を図る。 - 特許庁
The magnetic memory device (10) further comprises a structure (20) for forming a closed flux passage in conjunction with the second ferromagnetic layer (14).例文帳に追加
磁気メモリデバイス(10)は更に、第2の強磁性層(14)とともに閉じた磁束通路を形成するための構造体(20)も含む。 - 特許庁
The memory circuit is configurable to maintain at least one queue structure representing a list of data units.例文帳に追加
メモリ回路は、データ単位のリストを表す少なくとも1つの待ち行列構造を維持するように構成可能である。 - 特許庁
To make a memory module for a game machine of a cartridge type more inexpensive and smaller than a conventional cased structure.例文帳に追加
カートリッジタイプの遊技機用メモリモジュールを、従来のケース入りの構造に比較して、安価に且つ小型にすることにある。 - 特許庁
To generate an input signal to a memory of a semiconductor device by a simple circuit structure and with a short delay time.例文帳に追加
半導体装置のメモリへの入力信号の生成を、簡素化された回路構成で、かつ少ない遅延時間で行う。 - 特許庁
To reduce the number of times of accesses to an address accumulation memory when information is changed in which address information is stored in a list structure.例文帳に追加
宛先情報をリスト構造で格納した情報の変更時の宛先蓄積メモリへのアクセス回数を削減する。 - 特許庁
A match line is made a hierarchical structure and a memory cell is arranged at an intersection of a plurality of sub-match lines and a plurality of search lines.例文帳に追加
また、マッチ線を階層構造とし、複数のサブマッチ線と複数のサーチ線との交点にメモリセルを配置する。 - 特許庁
To provide a nonvolatile memory device which has a cylindrical dielectric charge trapping structure which has a substantially high coupling ratio.例文帳に追加
実質的に高いカップリングレシオをもつ円筒型誘電電荷トラッピング構造を有する不揮発性メモリ装置を提供する。 - 特許庁
To provide a semiconductor memory device which has a simple structure and can provide a large operation margin and improved operational characteristics.例文帳に追加
簡単な構成で大きな動作マージンを確保できかつ動作特性を向上した半導体記憶装置を提供する。 - 特許庁
To provide a structure which enables ten or more years of the retention time of a memory in an MFMIS transistor, and also to provide a method of manufacturing the same.例文帳に追加
MFMISトランジスタにおける記憶の保持時間を10年以上とする構造およびその製造方法を提供する。 - 特許庁
A new data structure including position of the page that can be cleared immediately from a physical memory for the page-out operation is provided.例文帳に追加
ページアウト操作のため物理メモリからすぐクリアできるページの位置を含む新規のデータ構造体が提供される。 - 特許庁
A message queue has to be created but the system does not have enough memory for the new data structure. 例文帳に追加
メッセージ・キューを作成しようとしたが、新しいデータ構造体を作成するのに十分なメモリがシステムに存在しない。 - JM
A semaphore set has to be created but the system does not have enough memory for the new data structure. 例文帳に追加
セマフォ集合を作成しようとしたが、新しいデータ構造体を作成するのに十分なメモリがシステムに存在しない。 - JM
is the time and memory required to duplicate the parent's page tables, and to create a unique task structure for the child. 例文帳に追加
を使用することによって被る損害は親プロセスのページ・テーブルを複製するために必要な時間とメモリだけである。 - JM
A lithium ion secondary battery 9 with a specific structure is used as a built-in power supply of the pen type memory input device.例文帳に追加
ペン型データ記憶入力装置の内蔵電源として、特定の構造を持ったリチウムイオン二次電池9を使用する。 - 特許庁
Due to this array structure, the dimension in the row direction of the memory cell array can be reduced, remarkably reducing the area thereof.例文帳に追加
このアレイ構造により、メモリセルアレイの行方向寸法が縮小され、面積を大幅に縮小することができる。 - 特許庁
STRUCTURE AND MANUFACTURING METHOD OF PAIR OF SINGLE AND DOUBLE EPROM, AND PROGRAMING METHOD AND READING METHOD OF MEMORY CELL THEREFOR例文帳に追加
単・複EPROMのペアの構造およびその製造方法ならびにそのメモリセルのプログラミング方法と読み取り方法 - 特許庁
STRUCTURE OF 2-TRANSISTOR AND 2-CAPACITOR MEMORY CELL FOR TRENCH TECHNOLOGY AND INTEGRATION OF SYSTEM ON CHIP例文帳に追加
トレンチ技術用の2トランジスタ・2コンデンサ(capacitor)型メモリ・セルの構造及びシステム・オンチップ(systemon−chip)統合 - 特許庁
The system has a plurality of output ports each having a memory structure and one output queue pointer or over.例文帳に追加
システムは、各々がメモリ構造と1つ又はそれ以上の出力キューポインタを有する、複数の出力ポートも有する。 - 特許庁
To reduce the memory usage of DOM tree for XML documents having a common structure differed only in value.例文帳に追加
値のみが異なる共通の構造を持つXML文書に対するDOM木に対する使用メモリ量を削減する。 - 特許庁
To provide a crosspoint type memory cell array of a new structure which can be multilayered, and does not increase the mask step by multilayering.例文帳に追加
多層化が可能で、かつ、多層化によるマスク工程の増加がない新構造のクロスポイント型メモリセルアレイを提供する。 - 特許庁
To obtain a magnetoresistive effect memory element in which good characteristics can be attained even in a multilayer film structure.例文帳に追加
磁気抵抗効果型の記憶素子において、多層膜構造中においても良好な特性が得られるようにする。 - 特許庁
To provide a semiconductor memory device having a structure for supplying hydrogen easily and efficiently, and to provide its manufacturing method.例文帳に追加
水素供給が容易かつ効率的な構造を有する半導体記憶装置と、その製造方法を提供する。 - 特許庁
Configuration data is loaded to memory elements to structure so that the programmable core logic executes custom logic functions.例文帳に追加
コンフィギュレーションデータは、プログラマブルコアロジックがカスタムロジック機能を実行するように構成するためにメモリ要素にロードされる。 - 特許庁
The collapse optimizes tree structure by deleting the unnecessary level of the tree, and realizes the efficient use of a memory.例文帳に追加
崩壊は、ツリーの不必要なレベルを削除することによってツリー構造を最適化し、効率的メモリ使用を実現する。 - 特許庁
A hologram memory structure records a hologram 35 from a plane wave and the interference of light beam diffracted from the data pattern to be recorded.例文帳に追加
ホログラム・メモリ構造が、平面波と蓄積すべきデータパターンから回折された光の干渉からホログラムを記録する。 - 特許庁
The actuator 200 has a structure composed by combining a spring made of a shape memory alloy changed in temperature, and a normal spring.例文帳に追加
アクチュエータ200には温度変化する形状記憶合金製のバネと通常のバネとを組み合わせた構造を有する。 - 特許庁
STRUCTURE OF CUFF FOR TONOMETER UTILIZING SHAPE MEMORY ALLOY ACTUATOR GENERATING HEAT AND CONTRACTING ACTION WHEN ELECTRICITY IS TURNED ON例文帳に追加
通電すると発熱し収縮作用を発現する形状記憶合金アクチュエータを利用した血圧計用カフの構造。 - 特許庁
To provide a recess gate type MOS transistor structure suitable for a high integration semiconductor memory, and to provide its forming process.例文帳に追加
高集積半導体メモリに適合したリセスゲートタイプのMOSトランジスタ構造及びその形成方法を提供するにある。 - 特許庁
To provide the joint structure of a shape memory alloy, which does not impair the characteristics of the shape memory alloy, causes no stress concentration, and enables electrical/mechanical joint easily.例文帳に追加
形状記憶合金の特性を損ねることがないとともに、応力集中がなく、容易に電気的機械的接合ができる形状記憶合金の接合構造を提供する。 - 特許庁
Both of the input buffer memory 112 and the output buffer memory 113 have a double-buffer structure, each of them has areas A, B and holds input/output data for the processor 111.例文帳に追加
入力バッファメモリ112、出力バッファメモリ113は、いずれもダブルバッファ構成であり、それぞれ領域A、Bを有し、プロセッサ111に対する入出力データを保持する。 - 特許庁
Information including node identification information and related to the network is stored in a memory, and corresponding local host identification information is associated with node identification information in a data structure in the memory.例文帳に追加
ノード識別情報を含むネットワークに関する情報を、メモリに記憶し、メモリ内のデータ構造におけるノード識別情報に、対応するローカルホスト識別情報を関連付ける。 - 特許庁
To provide a nonvolatile semiconductor memory device having a memory array structure, which allows resistance of a source diffusion layer to be reduced, with the increase in a manufacturing process controlled to a minimum.例文帳に追加
製造工程の増大を最小限に抑制しつつ、ソース拡散層の低抵抗化を実現できるメモリセルアレイ構造を備えた不揮発性半導体記憶装置を提供する。 - 特許庁
A three-dimensional structure (3DS) memory 100 allows physical separation of the memory circuits 103 and the control logic circuit 101 onto different layers 103 such that each layer may be separately optimized.例文帳に追加
各層が別々に最適化されるように、別々の層(103)上へのメモリ回路(103)および制御論理回路(101)の物理的分離が可能な三次元(3DS)メモリ(100)。 - 特許庁
To improve the degree of freedom in wirings for connecting memory chips and a control chip in a semiconductor device having a package structure in which the memory chips and the control chip are stacked on a wiring board.例文帳に追加
配線基板上にメモリチップとコントローラチップとを積層したパッケージ構造を備えた半導体装置において、メモリチップとコントローラチップを接続する配線の自由度を向上させる。 - 特許庁
To prevent, even in the occurrence of a trouble in clock in a memory PWA, the propagation of the trouble to each cluster in a structure for sharing one memory PWA (printed wired board assembly) by a plurality of clusters.例文帳に追加
一つのメモリPWAを複数のクラスタで共有する構成において、メモリPWA内でクロックに不具合が発生しても、その不具合が各クラスタに伝搬しないようにする。 - 特許庁
To provide an insertion-ejection mechanism of flash memory card which scarcely affects the outer dimension of main body of portable information terminal device and realizes the insertion and extraction of flash memory card depending on a relatively simple structure.例文帳に追加
携帯情報端末機本体の外形寸法にほとんど影響を与えず、比較的簡単な構造でフラッシュメモリカードの挿脱を実現できるフラッシュメモリカード挿脱機構を提供する。 - 特許庁
To provide a memory improving system for efficiently memorizing a phrase such as a word or term caused by instantaneous stimulus by using a personal computer by analyzing the structure of a brain and the mechanism of memory.例文帳に追加
脳のしくみや記憶のメカニズムを解析することにより、パソコンを利用して、瞬間刺激により単語や用語などの語句を効率よく記憶することができる記憶力向上システム。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|